Requested Patent

JP7013789A

Title:

MEMORY MANAGEMENT IN HIGH-PERFORMANCE FAULT-TOLERANT COMPUTER SYSTEM. :

**Abstracted Patent** 

EP0372578, A3;

**Publication Date:** 

1990-06-13;

Inventor(s):

PEET CHARLES E JR; HORST ROBERT W; MEHTA NIKHIL A; ALLISON JOHN DAVID; CUTTS RICHARD W JR; DEBACKER KENNETH C; JEWETT DOUGLAS E;

Applicant(s):

TANDEM COMPUTERS INC (US) ;

Application Number:

EP19890122707 19891208;

Priority Number(s):

US19880282469 19881209; US19880282540 19881209; US19880283573 19881213 :

IPC Classification:

G06F11/16; G06F11/18;

Equivalents:

AU5202790, AU628497, CA2003342, JP2202637

ABSTRACT:

A computer system in a fault-tolerant configuration employs three identical CPUs executing the same instruction stream, with two identical, self-checking memory modules storing duplicates of the same data. Memory references by the three CPUs are made by three separate busses connected to three separate ports of each of the two memory modules. The three CPUs are loosely synchronized, as by detecting events such as memory references and stalling any CPU ahead of others until all execute the function simultaneously; interrupts can be synchronized by ensuring that all three CPUs implement the interrupt at the same point in their instruction stream. Memory references via the separate CPU-to-memory busses are voted at the three separate ports of each of the memory modules. I/O functions are implemented using two identical I/O busses, each of which is separately coupled to only one of the memory modules. A number of I/O processors are coupled to both I/O busses. Each CPU has its own fast cache and also local memory not accessible by the other CPUs. A hierarchical virtual memory management arrangement for this system employs demand paging to keep the most-used data in the local memory, page-swapping with the global memory. Page swapping with disk memory is through the global memory; the global memory is used as a disk buffer and also to hold pages likely to be needed for loading to local memory. The operating system kernel is kept in local memory. A private-write area is included in the shared memory space in the memory modules to allow functions such as software voting of state information unique to CPUs. All CPUs write state information to their private-write area, then all CPUs read all the private-write areas for functions such as detecting differences in interrupt cause or the like.

### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出顧公開番号

# 特開平7-13789

(43)公開日 平成7年(1995)1月17日


(51) Int.CL <sup>6</sup>	(51) Int.CL <sup>6</sup>		FΙ	技術表示箇所					
G06F 11/16	310 C								
11/18	310 E			•					
12/02	510 A	9366-5B							
15/16	330 Z	7429-5L	•						
	470 J	7429-5L							
,			審査請	求 有 「請求項の数17 FD (全 38 頁)					
(21)出願番号	特顏平6-54483		(71)出顧人	391058071					
(62)分割の表示	特願平1-322462の	分割		タンデム コンピューターズ インコーボ					
(22)出顧日	平成1年(1989)12月	111日		レイテッド					
			1	TANDEM COMPUTERS IN					
(31)優先權主張番号	282, 469			CORPORATED					
(32)優先日	1988年12月9日			アメリカ合衆国 カリフォルニア州					
(33)優先権主張国	米国 (US)			95014 クーパーティノ ノース タンタ					
(31)優先権主張番号	282, 540			ウ アペニュー 10435					
(32) 優先日	1988年12月9日		(72)発明者	リチャード・ダブリュー・カッツ・ジュニ					
(33)優先権主張国	米国 (US)			7					
(31)優先権主張番号	283, 573			アメリカ合衆国 78626 テキサス、ジョ					
(32)優先日	1988年12月13日			ージタウン、エルム・ストリート 1312番					
(33)優先権主張国	<b>米国 (US)</b>		(74)代理人	弁理士 飯塚 義仁					
				最終頁に続く					

## (54)【発明の名称】 フォールトトレラントコンピュータにおけるメモリ管理システム

## (57) 【要約】

【目的】 フォールトトレラントタイプのコンピュータ システムを提供するにあたって、各CPUの状態を他の CPUによってチェックできるようにする。

【構成】 フォールトトレラントタイプのコンピュータシステムが、同一の命令ストリームを実行する複数のCPUと、全てのCPUによってアクセスされるメモリ空間を有する共通メモリとを備えている。共通メモリ内には、各CPU毎の状態情報を格納するためのプライベートメモリ空間(155a, 155b, 155c)が夫々設けられている。個々のプライベートメモリ空間は、それに対応する1個のCPUによってのみ書き込み可能であるが、説み出しは全てのCPUによって可能である。これによって各々のCPUによって他のCPUと自己の状態が同じであるかどうかを即座にかつ簡便に評価することができる。



1

#### 【特許請求の範囲】

【請求項1】同一の命令ストリームを実行する複数のC PUL.

全ての前記CPUによってアクセスされるメモリ空間を 有する共通メモリと、

前記各CPUのための状態情報を夫々格納するために前 記共通メモリ内に設けられており、夫々に対応する1個 のCPUによってのみ書き込み可能なプライベートメモ り空間とを備え、

全てのCPUのための前記プライベートメモリ空間にお 10 ける前配状態情報が全てのCPUによって読み出し可能 であり、これによって前配各CPUによって前配状態情 報が同じであるかどうかを評価することを特徴とするコ ンピュータシステム。

【蔚求項2】複数の前記プライベートメモリ空間が存在 し、前記プライベートメモリ空間の1つは前記複数のC PUの各1つのために用いられることを特徴とする請求 項1に記載のシステム。

【請求項3】前記複数のCPUによる前記共通メモリへ のメモリアクセスは、実行される前に、前記共通メモリ 20 法。 によってボートされることを特徴とする請求項1に記載 のシステム。

【請求項4】前記複数のCPUによる前記プライベート メモリへのメモリアクセスは、データではなくアドレス を比較してポートされることを特徴とする請求項3に記 載のシステム。

【請求項5】前記各CPUのための前記プライベートメ モリは、前記複数のCPUによって実行される命令と関 連する同一の論理アドレスを有するが、前記共通メモリ りのための唯一のアドレスに翻訳されることを特徴とす る請求項1に記載のシステム。

【蔚求項6】多重CPUを有するコンピュータシステム であって、

すべての前記多重CPUによってアクセスされるメモリ 空間を有する共有メモリを備え、

前記多重CPUの各1つが、状態情報を格納するために 前記共有メモリにおいて独立したプライベートライトメ モリ空間を有し、前記各プライベートライトメモリ空間 は前記多重CPUの1つによってのみ書き込み可能であ 40

前記多重CPUの各1つのための前記プライベートライ トメモリ空間は、すべての前記多重CPUによって読み 出し可能であることを特徴とするコンピュータシステ

【請求項7】前記多重CPUは同一の命令ストリームを 実行するものである請求項6に記載のシステム。

【請求項8】前記共有メモリは、前記多重CPUによっ て前記共有メモリに対して行われるメモリ要求をポート することを特徴とする請求項7に記載のシステム。

【曽求項9】 前記共有メモリは、データではなくアドレ スを比較することによって、前記プライベートメモリラ イト空間に対してなされるライト要求をボートすること を特徴とする請求項6に配載のシステム。

【請求項10】多重プロセッサを有するコンピュータシ ステムを動作させるための方法であって、

すべての前記多重プロセッサによってアクセスされるメ モリ空間を有する共有メモリに前記各多重プロセッサに よってデータを格納するステップと、

1個の多重プロセッサによってのみ書き込み可能である 各多重プロセッサのためのプライベートメモリ空間に前 記多重プロセッサの各1つによって情報を格納するステ ップとを備えたことを特徴とする方法。

【請求項11】前記多重プロセッサの各々において同一 の命令ストリームを実行するステップを含む請求項10 に記載の方法。

【蘭求項12】前記データを格納するステップは、前記 多重プロセッサによってなされる前記共有メモリへのメ モリ要求をポートすることを含む請求項10に記載の方

【蔚求項13】 プライベートメモリ空間に情報を格納す るステップは、前記多重プロセッサの各々によって全て の前記プライペートメモリ空間に対する書き込み要求を 行うことを含んでおり、ただし前記各プライベートメモ リ空間に関連する各書き込み要求に対して1個のプロセ ッサのみについての書き込み要求を実行することを特徴 とする請求項10に記載の方法。

【請求項14】前記多重プロセッサの各1つによって前 配プライベートメモリ空間からの前配情報の同一性の評 に対してアドレス指定する前に前記各プライベートメモ 30 価を行うステップを含むことを特徴とする請求項10に 記載の方法。

> 【蘭求項15】前配多重プロセッサの各々によってすべ ての前記多重プロセッサのための前記プライベートメモ リ空間における前記情報を読み出すステップを含むこと を特徴とする請求項10に記載の方法。

【蘭求項16】前記多重プロセッサの各1つにおいて同 一の命令ストリームを実行するステップを含み、前記デ ータを格納するステップは、前記多重プロセッサによっ て行われる前記共有メモリへのメモリ要求をポートする ことを含むことを特徴とする請求項15に記載の方法。

【鼱求項17】前記多重プロセッサは、メモリ要求をボ ートする場合に、綴く同期化されることを特徴とする詩 求項16に記載の方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータシステム に関し、より詳しくは、多重CPUを有するフォールト トレラント(fault tolerant)コンピュータにおいて用い られるメモリ管理システムに関する。

[0002] 50

3

【従来の技術】高信頼性のデジタル処理は、冗長性を用いた様々なコンピュータアーキテクチャにおいて達成される。例えば、TMR(3重・モジュラ・冗長性)システムは、同じ、命令のストリーム(流れ)を実行する3個のCPUを、機能を重複する3個の分離した主メモリユニットと分離した入出力(以下、I/Oと略称する)装置とともに使用できる。そのため、もし各タイプの要素の中の1つが誤りを犯しても、システムは動作し続ける。別のフォールトトレラントタイプのシステムが、カッツマン氏等に対して発行され、タンデム・コンピュー 10ターズ・インコーポレイテッドに対して譲渡された「多重プロセッサシステム」と関する米国特許第4,228,496号に示されている。

【0003】様々な方法が、冗長性システムにおいて装置を同期させるために使用されて来た。例えば、「多重プロセッサを同期させるための方法と装置」と題するアール・ダブリュウ・ホーストにより1987年11月9日に出頭され、同様にタンデム・コンピューターズ・インコーボレイテッドに譲渡された米国特許出願第118,503号において、「緩い」("loose")同期法20が関示されているが、これは、「フォールトトレラント計算のための中央処理装置」と題されストラス・コンピュータ・インコーボレイテッドに譲渡された米国特許第4,453,215号において示されているような単独のクロックを用いたロック・ステップ同期を使用した他のシステムと対照的である。

【0004】「同期ボーティング(synchronization vot ing)」と呼ばれる技法がデビス (Davies) 及びウエイカ り (Wakerly) 著「冗長性システムにおける同期とマッ チング」 (IEEEトランザクションズ・オン・コンピ 30 ユータ: IEEE Transactions on computer), 19 78年6月号531-539ページ) に関示されてい る。 冗長性のフォールトトレラントシステムにおける割 り込み同期の方法が、ヨンディ (Yondea) ほか著「緩く 同期したTMRシステムのための割り込み取り扱いの実 行」(フォールトトレラント計算についての第15回年 次シンポジウムのプロシーディング(1985年6月) 246-251ページ) に閉示されている。「フォール トトレラントリアルタイムクロック」と題する米国特許 第4,644,698号は、TMRコンピュータシステ 40 ムにおける使用のための3重モジュラ冗長性クロック橋 成を関示している。「多重に冗長なコンピュータのフレ 一ム同期」と題する米国特許第4,733,353号 は、同期フレームを実行することにより周期的に同期さ れる別々のクロックで動作するCPUを用いる同期法を 開示している。

#### [0005]

【発明が解決しようとする課題】 25MH2で動作する あり、こインテル80386やモートローラ68030のような が同じて 高性能マイクロプロセッサ装置が、高速クロックと大き 50 である。

な能力を備えて使用できるようになった。また、メモリ、ディスクドライブなどのコンピュータシステムの他の要素もこれに対応してより安価にかつより大きな能力を備えるようになった。このため、高信頼性のプロッセサが同じ傾向に追随することが要求されている。さらに、コンピュータ産業におけるいくつかのオペレーティングシステムでの標準化は、アブリケーションソフトウエアの利用性を大きく拡大した。そのため、同様な要求が高信頼性システムの分野でもなされ、すなわち、標準的オペレーティングシステムを利用できる必要がある。

【0006】そこで、この発明の主な目的は、特にフォ ールトトレラントタイプの改良された高信頼性コンピュ ータシステムを提供することであり、そのようなフォー ルトトレラントタイプのコンピュータシステムにおい て、各CPUの状態を他のCPUによってチェックでき るようにすることである。この発明の他の目的は、改良 された冗長性でフォールトトレラントタイプのコンピュ ータシステムであって、高性能と低コストが両立するも のを提供することである。特に、改良されたシステム が、高度に冗長なシステムにおいて通常生じる実行負荷 を避けることが好ましい。この発明の別の目的は、この 発明の別の目的は、速度とソフトウエアの両立性ととも に信頼性について測定される場合に、性能が改良されて いる一方、コストも他のより低いコンピュータシステム と同じくらいである高信頼性コンピュータシステムを提 供することである。この発明のさらに他の目的は、デマ ンドベージングを用いた仮想メモリ管理を使用し、保護 された(上位からの監視、すなわち「核(カーネル:kern el)」)モードを備えたオペレーティングシステムを実 行できる高信頼性コンピュータシステムを提供すること である。とくに、オペレーティングシステムは、多重プ ロセスの実行が、すべて高レベルの性能で可能でなけれ ばならない。この発明のさらに別の目的は、故障システ ム部品を検出できオフラインでそれらを交換でき、シス テムをダウンさせることなく補修されたシステム部品を 再統合できる高信頼性冗長性コンピュータシステムを提 供することである。

#### [0007]

【課題を解決するための手段】この発明に係るコンピュータシステムは、同一の命令ストリームを実行する複数のCPUと、全ての前記CPUによってアクセスされるメモリ空間を有する共通メモリと、前記各CPUのための状態情報を夫々格納するために前記共通メモリ内に設けられており、夫々に対応する1個のCPUによってのみ替き込み可能なプライベートメモリ空間とを備え、全てのCPUのための前記プライベートメモリ空間における前記状態情報が全てのCPUによって読み出し可能であり、これによって前記各CPUによって前記状態情報が同じであるかどうかを評価することを特徴とするものである

【0008】別の観点によれば、この発明に係るコンピ ュータシステムは、多重CPUを有するコンピュータシ ステムであって、すべての前記多重CPUによってアク セスされるメモリ空間を有する共有メモリを備え、前記 多重CPUの各1つが、状態情報を格納するために前記 共有メモリにおいて独立したプライペートライトメモリ 空間を有し、前記各プライペートライトメモリ空間は前 記多重CPUの1つによってのみ書き込み可能であり、 前記多重CPUの各1つのための前記プライペートライ トメモリ空間は、すべての前記多重CPUによって読み 10 出し可能であることを特徴とするものである。

【0009】更に別の観点によれば、この発明に係るコ ンピュータシステムを動作させるための方法は、多重プ ロセッサを有するコンピュータシステムを動作させるた めの方法であって、すべての前記多重プロセッサによっ てアクセスされるメモリ空間を有する共有メモリに前記 各多重プロセッサによってデータを格納するステップ と、1個の多重プロセッサによってのみ書き込み可能で ある各多重プロセッサのためのプライベートメモリ空間 に前記多重プロセッサの各1つによって情報を格納する 20 ステップとを備えたことを特徴とするものである。

#### [0010]

【作用】本発明に係るフォールトトレラントタイプのコ ンピュータシステムは、同一の命令ストリームを実行す る複数のCPUと、全てのCPUによってアクセスされ るメモリ空間を有する共通メモリ (又は共有メモリ) と を備えている。共通メモリ内には、各CPU毎の状態情 報を格納するためのプライベートメモリ空間 (又はプラ イペートライトメモリ空間) が夫々設けられている。個 々のプライベートメモリ空間は、それに対応する1個の 30 CPUによってのみ書き込み可能であるが、読み出しは 全てのCPUによって可能である。これによって各々の CPUによって、他のCPUと自己の状態が同じである かどうかを即座にかつ簡便に評価することができる。

【0011】この発明の一実施例によれば、コンピュー タシステムは、典型的には同じストリームを実行する3 個の同一のCPU (中央処理装置) を使用し、同じデー タの複数を格納する2個の同一の自己診断メモリモジュ ールを備える。したがって、古典的TMRシステムにお けるような3個のCPUと3個のメモリよりはむしろ、 3個のCPUと2個のメモリの構成が使用される。3個 のCPUによるメモリ参照は、2個のメモリの各の3個 の別のポートに接続された3個のパスにより行われる。 フォールトトレラント動作の実行負荷を全CPU自身に 餪することを避けるため、また、フォールトトレラント クロック動作の費用、複雑さ及びタイミングの問題を課 することを避けるため3個のCPUはそれぞれ、それ自 身のために独立したクロックを別々に備えるが、メモリ 参照のようなイベント (event: 事象) を検出すること

他のCPUより進んでいる任意のCPUをストール (st all:停止) することにより、緩く同期されている。割 り込みもまた、全CPUに同期され、全CPUが命令ス トリームの同じ点で割り込みを実行することを保証す る。別々のCPUーメモリ・パスを介しての3個の非同 期のメモリ参照は、メモリ要求のときに各メモリモジュ ールの3個の別々のボートでボートされるが、リードデ 一夕は、全CPUに戻されたときにボートされない。

【0012】2個のメモリは、共に、全CPUまたは全 I/O (すなわち入力/出力) バスから受け取ったすべ てのライト要求を実行するので、両メモリは、最新に保 たれる。しかし、ただ1個のメモリモジュールは、リー ド要求に対応して全CPUまたは I /Oパスに戻る。リ ードデータを作る1個のメモリモジュールが「プライマ り」(「主」)と呼ばれ、他方はパックアップである。 従って、入ってくるデータは、ただ1つのソースからで あり、ポートされない。2個のメモリモジュールへのメ モリ要求は、ボート続行中は実行されるが、従って、リ ードデータは、最後のCPUが要求を行った後で少し遅 れて全CPUに対し利用できる。これらのメモリモジュ ールのために使用されるDRAMが単にリード動作を行 いリフレッシュするためにライトサイクルの大部分を使 用するので、ライトサイクルでさえも実質的に重複し得 る。そこで、ライトサイクルの最後の部分のためにスト ロープされないならば、リード動作は非破壊的でない。 従って、ライトサイクルは、最初のCPUが要求をする と直ちに開始されるが、最後の要求が受信され、良好で あるとボートされるまで完了しない。ボートされないリ ードデータの戻りと重なったアクセスの特徴は、高性能 のフォールトトレラント動作を、最小の複雑さと費用で 可能にする。

【0013】 I/O機能は、2つの同一の I/Oパス (各パスはただ1個のメモリモジュールと別々に接続さ れる)を用いて実行される。多数の I / O プロセッサが 2つの I / Oパスに接続され、 I / O装置は、複数の対 の I /Oプロセッサに接続されるが、ただ 1 個の I /O プロセッサによってアクセスされる。 1 囡のメモリモジ ュールがプライマリとして表されるので、個のモジュー ルのためのただ1個のI/Oパスが、全I/Oプロセッ サを飼御する。そして、メモリモジュールと I /Oとの 問のトラックフィックは、ポート (vote) されない。全 C P U は全 I /O プロセッサをメモリモジュールを介し てアクセスできる。(ここで、各アクセスは、まさにメ モリアクセスがポートされるようにポートされる。) し かし、全I/Oプロセッサは、全メモリモジュールをア クセスできるだけであり、全CPUをアクセスできな い。全I/Oプロセッサは、全CPUに割り込みを送る ことができるだけであり、この割り込みは、全CPUに 示される前にメモリモジュール内に集められる。 こうし により、すべてのCPUが、同時に機能を実行するまで 50 て、I/O装置アクセスのための同期オーバヘッドは、

全CPUにとって重荷にならず、フォールトトレラント 性がそなえられる。もし1個の1/0プロセッサが誤っ たならば、その対の也方のI/Oプロセッサが、オペレ ーティングシステムにより維持されるI/Oページテー プル内の I /O装置に対して用いられるアドレスを単に 変えるだけで、このI/OプロセッサのためのI/O装 置の制御を代わって行うことができる。このように、I /O装置のフォールトトレラント性と再統合は、システ ムシャットダウンなしに、そしてさらに、これらの1/ Oパスにおけるボーティングに伴うハードウエア費用と 10 実行ペナルティなしに可能である。

【0014】説明された実施例において使用されるメモ リシステムは、複数のレベルで階層的である。各CPU は、それ自身のキャッシュ (cache) を備え、本質的に CPUのクロック速度で動作する。そこで、各CPU は、他のCPUによりアクセスできないローカルメモリ を備え、仮想メモリ管理は、オペレーティングシステム の核と現在のタスクのページを全3個のCPUのための ローカルメモリの中にあることを許可し、課されたボー ティングまたは同期のようなフォールトトレラント性の 20 オーパヘッドなしに高速でアクセス可能にする。次に、 グローパルメモリとして呼ばれるメモリモジュールレベ ルがあり、ここで、ポーティングと同期化が行われ、ア クセスタイムの負荷が導入される。 しかし、グローパル メモリの速度は、ディスクアクセスよりもずっと速い。 従って、このレベルは、デマンドページングの第1レベ ルのためにディスクを使用するためよりはむしろ、最速 のエリアに最も使用されるデータを保つためのローカル メモリとの、ページのスワッピングのために使用され

【0015】この発明の開示された実施例の1つの特徴 は、システムをシャットダウンすることなしにCPUモ ジュールやメモリモジュールのような故障部品を交換す る能力である。こうして、このシステムは、部品が故障 し、取り換えねばならない場合でさえも、連続的な使用 ができる。さらに、高レベルのフォールトトレラント性 がより少ない部品で達成できる。何えば、フォールトト レラントなクロック動作が必要でなく、3個でなく2個 のメモリモジュールだけが必要であり、ボーディング回 路が最小にできる。このことは、故障する部品が少な く、信頼性が増大したことを意味する。すなわち、部品 がより少ないので、故障がより少なく、故障があると き、システムをランさせたまま、その部品が分離され、 システムシャットダウンなしに取り換えできる。

【0016】 このシステムのCPU (中央処理装置) は、好ましくは、UNIX (登録商標) のようなオペレ ーティングシステムが使用可能な市販の高性能マイクロ プロセッサチップを使用する。システムをフォールトト レラントにする部分は、オペレーティングシステムに対

して容易に適合できる。従って、高性能なフォールトト レラントシステムは、一時的に広く使用されるマルチタ スクのオペレーティングシステムとアプリケーションソ フトウエアとの同等性を可能にして提供される。

【0017】メモリモジュールは本質的には2重化さ れ、又は互いに同一のデータを格納するが、データがす べてのCPUによって読み出し可能であるような方法 で、各CPUによって別々にデータを格納することを可 能にするための必要性がいくつかの状態においてまだ存 在する。もちろん、例示の実施例のCPUは(メモリモ ジュール内ではなくCPUモジュールにおいて) ローカ ルメモリを有するが、このローカルメモリを他のCPU によってアクセスすることはできない。そこで、本発明 で提案するように、プライベートメモリ若しくはプライ ペートライトメモリの領域を共通メモリ若しくは共有メ モリの領域内に含み、各CPUによって独特の状態情報 をそれぞれに書き込むことができ、それから、他のCP Uによってこれを読み出し、何えば比較動作等ポーティ ングを行うことができるようにすることは、極めて有利 であり、有用な効果をもたらすものである。

【0018】一実施態様において、このプライペートメ モリへの書き込みは、複数のCPUの命令ストリームが まだ同一であり、かつ用いられるアドレスが同一である ようなやり方でアクセスされ、その結果、同一のコード ストリームの完全な状態が維持される。プライベートメ モリへの書き込み動作がメモリモジュールによって検出 されるとき、このデータは異なるかもしれないので、デ ータのポーティング(voting:投票)は一時中止される が、アドレスとコマンドは依然としてポート (vote: 投 栗) される。プライペート書き込みのために用いられる 30 領域を、命令ストリームの制御のもとで、変化し又は除 去してもよい。従って、独特のデータを比較するための 能力は、同期化をパイパスせずかつ機構をポート (vot e) することなしに、かつ多里CPUによって実行され るコードの同一の特質を乱すことなしに、柔軟性のある 方法で提供される。

[0019]

【実施例】以下、添付の図面を参照して本発明の実施例 を説明する。 図1を参照すると、本発明の特徴を用いた コンピュータシステムは、一実施例において、論理プロ セッサとして動作する3個の同一のプロセッサ11、1 2及び13 (以下、それぞれCPU-A, CPU-B及 びCPU-Cという。)を備え、これら3個は、典型的 には同じ命令ストリームを実行する。3個のプロセッサ が同じ命令ストリームを実行しない唯一の時間は、シス テム起動自己テスト、診断などの動作である。 3 個のプ ロセッサは、2個のメモリモジュール14と15 (メモ リ#1、メモリ#2と呼ばれる)と接続され、各メモリ は、同じアドレス空間に同一のデータを格納する。好ま して透明であるか、又はオペレーティングシステムに対 50 しい実施例においては、各プロセッサ11、12及び1

3はそれぞれに固有のローカルメモリ16を含み、各ロ ーカルメモリ 1 6 は眩メモリを含むプロセッサによって のみアクセス可能である。

【0020】各プロセッサ11、12及び13は、各メ モリモジュール14と15と同様に、それ自身の固有の 別々のクロック発振器17を備える。この実施例におい て、全プロセッサは、「ロックステップ」でランされ ず、その代わり、上述の米国出願第118,503号で 明らかにされたような方法により、すなわち、これらの CPUを同期化させる外部メモリ参照のようなイベント を使用して、綴く同期される。外部の割り込みは、各プ ロセッサから他の2個のプロセッサへ割り込み要求とス テイタスを結合するための1組のパスを使用する技法に よって、3個のCPUの間で同期化される。各プロセッ サCPUーA、CPUーB及びCPUーCは、それ自身 と他の2個との3個の割り込み要求に対して応答的であ り、命令ストリームの同じ点においてこれらのCPUに 割り込み要求を示す。メモリモジュール14と15は、 メモリ参照をボートし、全3個のCPUが同じ要求(故 摩に対する準備とともに)を行ったときにのみ、メモリ **参照が進むことを許可する。このように、これらのプロ** セッサは、外部のイベント (メモリ参照) の時に同期化 され、その結果、プロセッサは、典型的には、同じ命令 ストリームを、同じシーケンスで、ただし必ずしも同期 イベントの間の時間における平行した時間サイクルの間 ではないが、実行する。さらに、外部の割り込みは、同 期化されて、各CPUの命令ストリームにおける同一の 点で実行される。

【0021】CPU-Aプロセッサ11は、パス21を 介して、メモリ#1モジュール14とメモリ#2モジュ 30 ール15に接続される。同様に、CPU-Bプロセッサ 12は、パス22を介して、メモリ#1モジュール14 とメモリ#2モジュール15に接続される。そして、C PU-Cプロセッサ13は、パス23を介して、メモリ モジュール14、15に接続される。これらのパス2 1、22、23は、32ピット多重アドレス/データバ ス、コマンドパス、及びアドレスとデータのストローブ のための制御ラインを含む。 これらのCPUは、これら のパス21、22及び23の制御を備え、そのため、ア ーピトレーション (arbitration) またはパス要求やパ 40 ス使用承認 (bus grant) はない。

【0022】各メモリモジュール14と15は、それぞ れの入出力パス24又は25に別々に接続され、各パス は、2個(またはそれ以上)の入出力プロセッサに接続 される。このシステムは、個々のシステム構成のために 必要な【/O装置を収容するために必要な多数の【/O プロセッサを備えることができる。各入出力プロセッサ 26、27は、パス28に接続される。パス28は、V MEパス(登録商標)のような標準の構成であってもよ

30とのインターフェースのための1個以上のパスイン ターフェースモジュール (BIM) 29に接続されてい る。各パスインターフェースモジュール29は、2個の パス28に接続され、従って、1個の1/〇プロセッサ 26または27の故障、または1個のパスチャンネル2 8の故障は、許容される。

10

【0023】 I/Oプロセッサ26と27を、CPU1 1、12及び13によってメモリモジュール14と15 を通してアドレス指定することができ、I/Oプロセッ 10 サ26、27はメモリモジュールを介して全CPUに割 り込み信号を出力することができる。 ディスクドライ プ、CRTスクリーンとキーボードを備えたターミナ ル、及びネットワークアダプタは、I/Oコントローラ 30により作動される典型的な周辺装置である。 I/O コントローラ30は、データブロックのような転送のた めにメモリモシュール14と15に対しDMAタイプの 参照をすることができる。各 I /Oプロセッサ26、2 7などは、パス要求、パス使用承認等のために各メモリ モジュールに直接に接続された個々のラインを備える。 20 これらの点から点への接続ラインは、「ラジアル」と呼 ばれ、ラジアルライン31のグループに含まれる。

【0024】システムステイタスパス32は、各案子の ステイタス情報を与える目的のために、上記各CPU1 1、12、13、各メモリモジュール14、15、各I /Oプロセッサ26、27に、個々に接続される。この ステイタスパスは、システムに現在存在し、適当に動作 しているCPU、メモリモジュール及びI/Oプロセッ サについての情報を提供する。

【0025】3個のCPUと2個のメモリモジュールを 接続する肯定応答/ステイタスパス33は、メモリ要求 が全CPUによって行われたときにモジュール14、1 5が全CPUに肯定応答信号を送信する個々のラインを 含む。同時に、ステイタスフィールドが、コマンドのス テイタスとコマンドが正しく実行されたか否かとについ て報告するために送信される。メモリモジュールは、グ ローパルメモリから読み出されたデータまたは書き込ま れたデータのパリティを検査するだけでなく、メモリモ ジュールを介して I / Oパス 2 4 と 2 5 へまたはパス 2 4、25からのデータのパリティを検査し、またコマン ドの正当性を検査する。これらの検査がCPU11、1 2及び13に報告されるのは、パス33のステイタスラ インを介してであり、もし誤りが発生すると、故障ルー チンを、故障部品を分離するためにエンターすることが できる。

【0026】2個のメモリモジュール14と15がグロ ーパルメモリに同じデータを格納し、すべてのメモリ参 照を2重に行うように動作しているが、任意の与えられ た時間では、1個のメモリモジュールがプライマリと指 定され、他方は、パックアップと指定される。 メモリラ い。そして、各パス 28 は、標準の I/O コントローラ 50 イト動作は、両メモリモジュールにより実行されるの

で、両方とも使用可能状態 (current)であり、またメモ リリード動作も両方により実行される。しかし、プライ マリのメモリモジュールのみが、パス21、22及び2 3 に実際にリードデータをロードし、そして、プライマ リのメモリモジュールのみがマルチマスタバス24と2 5 のためのアーピトレーションを制御する。 プライマリ のメモリモジュールとバックアップのメモリモジュール に同じ動作の実行を続けるために、パス34がプライマ りからパックアップへ制御情報を伝送する。どちらかの メモリモジュールが、プートアップにおいてプライマリ 10 の役割を取り、この役割は、ソフトウエアの制御の下に 動作の間に交換できる。当該役割は、選択されたエラー 条件が全CPUまたはシステムの他のエラー応答性部分

【0027】全CPUにおいて発生されたある割り込み は、また、メモリモジュール14と15によってポート される。全CPUがそのような割り込み状態となったと き(及びストールされないとき)、全CPUは割り込み パス35の個々のラインによって全メモリモジュールに 割り込み要求を出力する。そこで、3個のCPUからの 20 3個の割り込み要求をポートすることができる。すべて の割り込みがポートされたとき、メモリモジュールは、 それぞれバス35を介して3個のCPUにポートされた 割り込み要求信号を送信する。この割り込みのポーティ ングは、また、全CPUの動作についての検査のために 機能する。3個のCPUは、CPU間パス18を介して このボートされた割り込みをCPU割り込み信号に同期 し、命令ストリームの共通の点で全プロセッサに割り込 みを示す。この割り込み同期は、どのCPUもストール せずに達成される。

によって検出されるときに、交換できる。

【0028】 (CPUモジュール) 図2を参照して、1 個のプロセッサ11、12又は13がさらに詳細に示さ れる。全3個のCPUモジュールは、好ましい実施例で は、同じ構成であり、従って、CPU-Aのみがここで 説明される。価格を競争力のある範囲内に保つために、 そして、既に発展されているソフトウエアとオペレーテ イングシステムへのアクセスをただちに提供するため に、好ましくは、市販のマイクロプロセッサチップが使 用され、多数のデバイスの中の任意の1個が選択でき る。RISC (縮小命令セット) アーキテクチャは、後 40 述する綴い同期を実行することにおいて利点がある。し かし、モトローラ68030デパイスやインテル803 86デバイス (20MHzと25MHzで使用できる) などのより通常的なCISC (複雑な命令セット) マイ クロプロセッサが使用できる。

【0029】 高速32ビットRISCマイクロプロセッ サデバイスは、3個の基本的なタイプで複数の製造者か ら入手できる。 すなわち、モトローラは、部品番号88 000としてデパイスを製造し、MIPSコンピュータ

12 タイプと呼ばれるチップセットを製造し、サン・マイク ロシステムズは、いわゆるSPARC(登録商標)タイ ブ(スケール可能なプロセッサアーキテクチャ)を発表 している。 カリフォルニア州サンホセのサイブレス・セ ミコンダクタは、例えば、部品番号CY7C601と呼 ばれるマイクロプロセッサ (SPARC標準をサポート し、33MHzのクロックを用い、20MIPSの (1 秒当たり100万命令)を与える)を製造し、富士通 は、同様にSPARC標準をサポートするCMOSRI SCマイクロプロセッサ (部品番号S-25) を製造し ている。

【0030】図示された実施例におけるCPUポードす なわちモジュールは、一例として使用され、マイクロブ ロセッサ40を用いる。このチップ40は、この場合M IPSコンピュータ・システムズ・インコーボレイテッ ドにより設計されたR2000デバイスであり、また、 インテグレイテッド・デパイス・テクノロジー・インコ ーポレイテッドによって製造される。このR2000テ パイスは、RISCアーキテクチャを用いた32ピット プロセッサであり、例えば、16.67MH2のクロッ クで12MIPSの高性能を示す。25MHzのクロッ クで20MIPSを示すR3000のようなこのデバイ スのより高速のパージョンを代わりに用いても良い。

【0031】プロセッサ40はまた、論理アドレスから 物理アドレスへの翻訳をキャシュするためのトランスレ ーションルックアサイドパッファを含むメモリ管理のた めに使用されるコプロセッサを備える。プロセッサ40 は、データパス、アドレスパス、および制御パスを備え たローカルパスに接続される。別々の命令とデータのキ ヤシュメモリ44と45が、このローカルパスに接続さ 30 れる。これらのキャシュは、それぞれ64Kパイトサイ ズであり、プロセッサ40の1つのクロックサイクル内 でアクセスされる。もし追加の性能がこれらのタイプの 計算のために必要ならば、数値計算用すなわち浮動小数 点コプロセッサ46が、このローカルパスに接続され る。この数値計算用プロセッサデバイスも、MIPSコ ンピュータ・システムズ・インコーポレイテッドから部 品番号R2010として市販されている。ローカルパス 41、42、43は、ライトパッファ50とリードパッ ファ51を介して内部パス構造に接続される。このライ トパッファは、入手可能なデパイス(部品番号R202 0) であり、ライト動作のためにライトパッファ50に データとアドレスを格納した後に、ライトが実行されて いる間にストールサイクルを実行しなければならないこ とよりはむしろ、プロセッサ40にラン (Run) サイ クルを実行し続けさせるように機能する。

【0032】ライトパッファ50を通るパスに加え、プー ロセッサ40がライトパッファ50をパイパスしてライ ト動作を実行することを可能にするためのバスが設けら ・システムズ・インコーポレイテッドなどは、MIPS 50 れる。このパスは、ソフトウエアの選択の下で、プロセ

ッサに同期のライト動作を行うことを可能にする。もし ライトパッファパイパス52がイネーブルされ (ライト パッファ50がイネーブルされず)、プロセッサがライ ト動作を実行するならば、プロセッサは、ライト動作が 完了するまでストール (一時停止) する。対照的に、ラ イトパッファがディスエーブルの状態でライト動作が実 行されるとき、データがライトパッファ50に書き込ま れるので(ライトパッファが満杯でないならば)、プロ セッサはストールしない。もしプロセッサ40がライト るならば、ライトパッファ50は、パス43からの制御 と同様に、パス41からの出力データとパス42からの アドレスを捕捉する。ライトパッファ50は、主メモリ へのデータの通過を特機する間に最大4個のそのような データーアドレスセットを保持できる。

【0033】ライトパッファはプロセッサチップ40の クロック17と同期して動作し、このため、プロセッサ からパッファへの転送は同期状態でかつプロセッサのマ シンサイクル速度で行われる。ライトパッファ50は、 もし満杯であってデータを収容できないならば、プロセ 20 ッサに信号を送信する。プロセッサ40によるリード動 作は、フォーディープ・ライトパッファ50に含まれる アドレスに対して検査され、そこで、もしメモリ16す なわちグローパルメモリに書き込まれるためにライトバ ッファで特機しているデータに対してリード動作が試み られるならば、リード動作は、ライト動作が完了するま でストールされる。

【0034】ライトパッファ50とリードパッファ51 は、データパス53、アドレスパス54および制御パス 55を備えた内部パス構造に接続される。ローカルメモ 30 リ16は、この内部パスによってアクセスされ、この内 部パスに接続されたパスインターフェース56は、シス テムパス21 (または他のCPUのためのパス22また は23)をアクセスするために使用される。この内部パ スの別々のデータパス53とアドレスパス54(ローカ ルパスのパス41と42から得られる) は、システムパ ス21内の多重化アドレス/データパス57に変換さ れ、コマンドラインと制御ラインは、対応して、この外 部パス内のコマンドライン58と制御ライン59に変換 される。

【0035】パスインターフェースユニット56は、ま た、メモリモジュール14と15から肯定応答/ステイ タスライン33を受信する。これらのライン33におい て、別々のステイタスライン33-1または33-2 は、モジュール14及び15のそれぞれから接続され、 その結果、両メモリモジュールからの応答を、後述する ように、複数のCPUとグローバルメモリの間の転送 (リードまたはライト) の発生の場合に評価できる。 【0036】一実施例においては、ローカルメモリ16

14

約3個または4個のマシンサイクル内でアクセスでき、 このアクセスは、このCPUのクロック17と同期して いる。これに反し、モジュール14と15へのメモリア クセスタイムは、ローカルメモリへのそれに比べて非常 に長く、メモリモジュール14、15へのこのアクセス は、非同期であり、すべてのCPUが要求とポーティン グとを行うことを特徴することにより課される同期のオ ーパーヘッドをこうむる。比較のため、I/Oプロセッ サ26、27、及び29を介しての典型的な市販のディ 動作を実行するときにライトパッファがイネーブルされ 10 スクメモリへのアクセスは、ミリ秒で測定され、すなわ ち、モジュール14と15へのアクセスよりもかなり遅 い。こうして、CPUチップ40によるメモリアクセス の階層構造がある。最高は、命令キャシュ44とデータ キャシュ45であり、64Kパイトのキャシュサイズと 適当なフィルアルゴリズム (fill algorithm) を使用し たときに多分95%のヒット率を示す。最高の次は、ロ 一カルメモリ16であり、再び一時的仮想メモリ管理ア ルゴリズムを使用することにより、ローカルメモリのサ イズが約8Mパイトである場合に、キャシュミスが発生 し、ローカルメモリにおけるヒットが見いだされ、おそ らく95%のヒット率が、メモリ参照に対して得られ る。プロセッサチップの観点からの正味の結果は、メモ リ参照(I/O参照でなく)のおそらく99%以上が同 期し、同じマシンサイクルまたは3個または4個のマシ ンサイクル内に起こることである。

> 【0037】ローカルメモリ16は、メモリコントロー ラ60によって内部パスからアクセスされる。このメモ リコントローラ60は、アドレスパス54からのアドレ スと制御パス55からのアドレスストロープを受信し、 例えば、もしローカルメモリ16が通常のように多重ア ドレス指定でDRAMを使用するならば、別々の行と列 のアドレスと、RASとCASの制御を発生する。デー 夕は、データパス53を介してローカルメモリに書き込 まれ、読み出される。さらに、オペレーティングシステ ムによって使用可能なので、NVRAMや高速PROM のような不揮発性メモリ62と同様に、数個のローカル レジスタ61が内部パスによってアクセスされる。 メモ リのこの部分のいくつかが電源投入のためにのみ使用さ れ、いくつかがオペレーティングシステムによって使用 され、キャシュ44内でほとんど連続的であり、他は、 メモリマップのキャシュでない部分内に有り得る。

【0038】外部割り込みは、図2のCPUモジュール の割り込み回路65から制御パス43または55でピン の中の1本によってプロセッサ40に印加される。この タイプの割り込みは、回路65でボートされるので、割 り込みがプロセッサ40によって実行される前に、全3 個のCPUが割り込みを示されるか否かが決定される。 この目的のために、回路65は、他の2個のCPU12 と13から割り込み未決定 (pending) 入力を受信し、 は、約8MパイトのRAMからなり、プロセッサ40の 50 この他の2個のCPUにライン67を介して割り込み未 決定信号を送信する。これらのラインは、3個のCPU 11、12及び13をともに接続するパス18の一部である。また、他のタイプの割り込み例えばCPUにより発生された割り込みをボートするために、回路65は、このCPUから両メモリモジュール14、15へパス35のライン68により割り込み要求信号を送信することができ、そして、ライン69と70を介してメモリモジュールから別々のボートされた割り込み信号を受信する。両メモリモジュールは、行われるべき外部割り込みを与える。1個のI/Oチャンネル28でのキーボード 10またはディスクドライブのような外部ソースにて発生された割り込みは、例えば、各CPU11、12又は13が、後述されるように、命令ストリーム内の同じ点にあるまで、回路65からチップ40の割り込みピンに印加されない。

【0039】プロセッサ40は別々のクロック発生器1 7によってクロックが供給されるので、周期的にプロセ ッサ40を同期状態に戻すためのいくつかのメカニズム が必要である。クロック発生器17が名目上同じ周波数 でありこれらのデバイスの許容誤差が約25ppm (pa 20 rts per million) であったとしても、これらのプロセ ッサは、周期的に同期に戻されないならば、位相が多く のサイクルでずれてしまう可能性がある。もちろん、外 部割り込みが発生する毎に、全CPUは、(割り込み同 期メカニズムによって)その命令ストリームの同じ点で 割り込まれるという意味で、同期化される。しかし、こ れは、サイクル計数値を同期化させることを援助しな い。メモリモジュール14と15内のメモリ参照をボー トするメカニズムは、後述されるように全CPUをリア ルタイムで同期状態にする。しかし、ある条件は、長い 30 **周期においてメモリ参照が起こらないという結果を生** じ、そこで、別のメカニズムが、プロセッサ40を同期 に戻すためのストールサイクルを導入するために使用さ れる.

【0040】サイクルカウンタ71は、ランサイクル(ストールサイクルでなく)であるマシンサイクルを計数するために、クロック17とプロセッサ40の制御ピンに制御パス43を介して接続される。このカウンタ71は、全CPUの間の最大の許容可能なドリフトが発生する周期(結晶発振子の特定の許容誤差を考慮して)を表すように選択された最大計数値を有するカウントレジスタを含む。このカウントレジスタがオーパーフローすると、より遅いプロセッサが追い付くまで、より速いプロセッサをストールする動作が開始される。このカウンタ71は、メモリモジュール14と15へのメモリ参照によって同期がなされるときはいつでもリセットされる。また、リフレッシュカウンタ72は、後述されるように、ローカルメモリ16でリフレッシュサイクルを実行するために使用される。さらに、カウンタ73は、カウンタ71のように、ランサイクルであってストールサ50

イクルでないマシンサイクルを計数する。しかし、このカウンタ73は、メモリ参照によってリセットされない。カウンタ73は、以下に説明されるように、割り込み同期のために使用され、この目的のために、割り込み同期回路65に出力信号CC-4とCC-8を発生する

16

【0041】プロセッサ40は、RISC命令セットを 備え、このセットは、メモリからメモリへの命令をサポ ートしないが、その代わり、メモリからレジスタへの命 令またはレジスタからメモリへの命令 (たとえばロード またはストア) をサポートする。 ローカルメモリにしば しば使用されるデータや現在実行中のコードを保持する ことは重要である。従って、プロック転送動作は、パス インターフェース56に結合されたDMAステートマシ ン74によりなされる。プロセッサ40は、コマンドと して機能させるためにDMA回路74のレジスタに1ワ ードを掛き込み、この回路74のレジスタにプロックの スタートアドレスと長さを啓き込む。一実施例では、D MA回路がプロック転送を引き継ぎ実行する間に、マイ クロプロセッサはストールをして、パス53-55及び 21によって必要なアドレス、コマンド及びストロープ を発生する。このプロック転送を開始するためにプロセ ッサ40によって実行されるコマンドは、DMA回路7 4のレジスタからのリードであってもよい。UNIXオ ペレーティングシステムにおけるメモリ管理はデマンド ページングを当てにしているので、これらのプロッ転送 は、最もしばしばグローバルメモリとローカルメモリと I/Oトラフィックの間に動かされるページである。 1 ページは4Kパイトである。もちろん、パス21、22 及び23は、CPUとグローバルメモリの間の1ワード のリード転送とライト転送をサポートする。参照される プロック転送は、ローカルメモリとグローパルのメモリ の間でのみ可能である。

【0042】〈プロセッサ〉図3を参照して、実施例のR2000タイプまたはR3000タイプのプロセッサ40がさらに詳細に示される。このデバイスは、32個の32ピットの一般目的のレジスタ76、32ピットのALU77、0ピットから64ピットへのシフタ78、および32×32の多重/分割回路79を備える32ピットのメインCPU75を備える。このCPUは、また、プロセッサバス構造81に接続され、このプロセッサバス構造81は、ローカルデータバス41に接続され、データバス41を介してフェッチされる命令を実行するための関連する制御ロジックを備えた命令デコーダ82に接続される。32ピットのローカルアドレスパス42は、オンチップメモリ管理プロセッサ内のトランスレーションルックアサイドパッファ(TLB)83を含む仮想メモリ管理装置によって駆動される。

行するために使用される。さらに、カウンタ73は、カ 【0043】TLB83は、仮想アドレスパス84を介 ウンタ71のように、ランサイクルであってストールサ *50* してマイクロプロセッサブロック75から受け取られた

仮想アドレスと比較されるべき64個のエントリを備え る。パス42の下位の16ピットの部分85は、この仮 想アドレスパス84の下位部分によって駆動され、上位 部分は、もし仮想アドレスが物理的アドレスとして使用 されるならば、パス84からであり、あるいは、もし仮 想アドレス指定が使用され、ヒットが起こるならば、出 カ86を介してのTLB83からのタグエントリであ る。ローカルパスの制御ライン43は、パイプライン及 びパス制御回路87に接続され、内部パス構造81と制 御口ジック82から駆動される。

【0044】プロセッサ40のマイクロプロセッサプロ ック75は、RISCタイプであり、多くの命令が1マ シンサイクルで実行され、命令セットは、ALU動作に 伴うメモリ参照を含む複雑な命令を含むよりはむしろ、 レジスタからレジスタへの命令やロード/ストア命令を 使用する。複雑なアドレス指定スキーム(例えば、レジ スタA1とレジスタA2の内容の和であるアドレスのオ ペランドを、レジスタBの内容によりアドレスされる主 メモリの位置に見いだされるアドレスのオペランドに加 え、レジスタCに見いだされるアドレスの位置に主メモ 20 リにその和の結果をストアせよ。) は、命令セットの一 部として含まれない。その代わり、この動作は、次の多 数の単純なレジスタからレジスタへの命令やロード/ス トア命令にてなされる。 すなわち、レジスタA2をレジ スタA1に加算せよ、レジスタB内のアドレスのメモリ 位置からレジスタB1をロードせよ、レジスタA1とレ ジスタB1を加算せよ、レジスタCによりアドレスされ たメモリ位置にレジスタB1をストアせよ。

【0045】コンパイラ技法は、32個のレジスタ76 の使用を最大にするために使用され、すなわち、大部分 30 の動作が既にレジスタセットにあるオペランドを見いだ すことを保証する。ロード命令は、実際に、1マシンサ イクルより長くかかる。このため1命令の潜在(latenc y) が導入される。ロード命令によってフェッチされる データは、第2サイクルまで使用されず、もし可能なら は、その間に入るサイクルが、ある他の命令のために使 用される。

【0046】メインCPU75は、マシンサイクル当た りの命令実行を平均化する目的を容易にするために高度 にパイプライン化されている。図4を参照して、1つの 40 命令が5マシンサイクルを含む周期にわたって実行され る。ここで、1マシンサイクルは、16.67MHzの クロック17に対して1クロック周期すなわち60ns e c である。この 5 サイクルすなわちパイプステージ は、1F (1キャシュ44からの命令フェッチ)、RD (レジスタセット76からのリードオペランド)、AL U(ALU77での要求される命令を実行)、MEM (もし要求されたならDキャシュ45をアクセスせ よ)、及びWB(ALUの結果をレジスタファイル76

らの5個のパイプステージは、重なっているので、与え られたマシンサイクル、例えばサイクル5において、命 令1#5は、その第1パイプステージすなわち1Fパイ プステージにあり、命令1#1は、その最後のステージ すなわちWBステージにあり、その他の命令は、その間 に入るパイプステージにある。

18

【0047】 〈メモリモジュール〉図6を参照して、1 個のメモリモジュール14または15が詳細に示され る。両メモリモジュールは、好ましい実施例において、 同じ構成であるので、メモリ#1モジュールのみが示さ れる。メモリモジュールは、それぞれ、CPU11、1 2、13か5来る3個のパス21、22、23に接続さ れる3個の入力/出力ポート91、92、93を含む。 これらのポートへの入力は、レジスタ94、95、96 にラッチされ、各ラッチは、データ、アドレス、コマン ド、及びライト動作のためのストロープ、または、アド レス、コマンド、及びリード動作のためのストロープを ストアするための別々のセクションを備える。これらの 3個のレジスタの内容は、全3個のレジスタのみがすべ てのセクションに接続される入力を備えたボート回路1 00によってボートされる。もし全3個のCPU11、 12、13が同じメモリ要求(同じアドレス、同じコマ ンド)を行うならば(全CPUは典型的には同じ命令ス トリームを実行するのでそのような場合がありうる)、 メモリ要求は完了することを許容される。しかし、第1 メモリ要求が、3個のラッチ94、95、96のいずれ かにラッチされると直ちにメモリアクセスを閉始するた めに通過される。この目的のために、アクセス、データ 及びコマンドは、データパス101、アドレスパス10 2およびコマンドパス103を含む内部パスに印加され る。この内部パスから、メモリ要求は、アドレスに依存 して、そしてシステム構成に依存して様々なリソースア クセスする。

【0048】一実施例において、大きなDRAM104 が、メモリコントローラ105を用いて、内部パスによ ってアクセスされる。このメモリコントローラ105 は、アクセスパス102からアドレスと制御パス103 からメモリ要求とストロープとを受信し、データ入力と データ出力がデータパス101に出力されるようにDR AMのための多重の行と列のアドレスを発生する。この DRAM104はまた、グローパルメモリと呼ばれ、一 実施例においては多分32Mパイトのサイズである。さ らに、内部パス101-103は、制御・ステイタスレ ジスタ106、多数の不揮発性RAM107及びライト プロテクト108をアクセスできる。 CPUによるメモ リ参照は、また、メモリモジュール14または15内の メモリをパイパスでき、内部パス101-103に接続 される入力を備えたパスインターフェースによってI/ Oパス24、25にアクセスできる。もしメモリモジュ に鸖け)として呼ばれる。図5からわかるように、これ 50 ールがプライマリメモリモジュールであるならば、各メ

モリモジュール内のパスアービトレータ110は、パスインターフェース109を制御する。もしメモリモジュールがパックアップモジュールであるならば、パス34はパスインターフェース109を制御する。

【0049】 DRAM104へのメモリアクセスは、第1の要求が1個のラッチ94、95、又は96にラッチされると直ちに開始されるが、故障に備えて、多数の要求が同じであることをボート回路100が決定されなければ、完了を許容されない。3個の要求の中の第1の要求の到達は、DRAM104へのアクセスを開始させ 10る。リードに対して、DRAM104がアドレス指定され、センスアンブがストローブされ、データ出力がDRAM入力で生じる。そして、もし第3の要求が受信された後でボートが良いならば、要求されたデータはCPUに直ちに転送するために用意される。このように、ボーティングの動作はDRAMアクセス動作と重なる。

【0050】図7を参照すると、パス21、2、23 は、図示されたフォーマットにてメモリモジュール1 4、15のポート91、92、93にメモリ要求を与え る。これらのパスの各々は、32本の双方向多重アドレ 20 ス/データライン、13本の1方向コマンドライン及び 2本のストロープからなる。 コマンドラインは、リー ド、ライト、プロック転送、単独転送、I/Oリードま たはI/Oライトなどのパスアクティピティのタイプを 特定するフィールドを含む。また、1フィールドは、4 パイトに対するパイトイネーブルとして機能する。上記 のストロープは、AS (アドレスストロープ) とDS (データストロープ) である。CPU11、12、13 は、それぞれ、自分自身のパス21、22又は23を制 御する。この実施例において、これらは、マルチマスタ 30 パスではなく、争いすなわちアービトレーションはな い。ライトに対して、CPUはアドレスストロープAS (アクティブでローレベル) で1サイクル内でパスにア ドレスとコマンドを送り、絞くサイクル(おそらく次の サイクル、しかし必ずしもそうでなくてもよい) でデー タストロープと同時にパスのアドレス/データラインに データを送信する。各CPUからのアドレスストローブ ASは、ストローブが現れたとき、ポート91、92又 は93にアドレスとコマンドを生じさせて、レジスタ9 4、95、96のアドレス・コマンドセクションにラッ 40 チさせ、次に、データストロープDSがデータをラッチ させる。

【0051】パス21、22、23の多数(この実施例では3の中の2)が同じメモリ要求をラッチ94、95、96に送信するとき、ポート回路100は、パス103に最後のコマンドを通過させ、メモリアクセスが実行される。もしコマンドがライトならば、ライドが実行されると直ちに、肯定応答ACK信号がライン112(特にメモリ#1のライン112-1とメモリ#2のライン112-2)によって各CPUに送り返され、同時

にステイタスピットが、図7の時間T3に各CPUに肯 定応答/ステイタスパス33(特にメモリ#1のライン 33-1とメモリ#2のライン33-2)を介して送信 される。 最後のストロープDS(もしリードならばA S)とT3でのACKの間の遅延T4は、メモリ要求の ときにCPUが何サイクル同期位置からずれているかに 依存して、また、ポーティング回路における遅延とCP Uクロック17に比べてメモリモジュール14又は15 の内部の独立なクロック17の位相に依存して、変わり 得る。もしCPUにより出力されるメモリ要求がリード であると、次に、ライン112-1と112-2のAC K信号とライン33-1と33-2のステイタスピット が、時間T3の間に、データがアドレス/データパスに 出されるのと同時に送信される。これは、CPUにスト ールをリリースし、こうして同一の命令に対してCPU チップ40を同期させる。 すなわち、最速のCPUは、 より遅いCPUが迫い付くのを待っているので、より多 くのストールサイクル (stall cycle)を実行し、こうし て、クロック17がたぶん位相がずれているが、全3個 が同時にリリースされる。全3個のCPUがストールか ら出て来たとき、これらのCPUによって最初に実行さ れる命令は同じである。

20

【0052】メモリモージュル14又は15からCPU 11、12、13に送信されるすべてのデータは、その データがDRAM104から又はメモリ位置106-1 08からのリードデータであるか、パス24、25から のI/〇データであるかに拘わらず、レジスタ114を 通過する。このレジスタ114は、内部データパス10 1からロードされ、このレジスタからの出力は、時間T 3にポート91、92、93でパス21、22、23の ためのアドレス/データラインに印加される。パリティ は、データがこのレジスタにロードされたきに検査され る。DRAM104に告き込まれたすべてのデータと、 I/Oパスのすべてのデータは、それに関連したパリテ イピットを持つ。 しかし、パリティピットは、パス 2 1、22、23でCPUモジュールに転送されない。リ ードレジスタ114で検出されたパリティエラーは、ス テイタスパス33-1、33-2を介してCPUによっ て報告される。プライマリとして指定されたメモリモジ ユール14又は15のみが、そのレジスタ114内のデ ータをパス21、22、23に出力する。パックアップ 又はセカンダリとして指定されたメモリモジュールは、 レジスタ114をロードする点まで連続して行われるリ ード動作とパリティチェックを完了し、パックアップ3 3-1と33-2にステイタスを報告する。しかし、デ ータは、パス21、22、3に出力されない。

る.

データ(例えばレジスタとパスをロードするための制御 ビットの発生、外部制御信号の発生など)を受信する。 現在プライマリとして指定されているモジュール14又 は15内のこのコントローラ117は、共通のパス10 1-103へのアクセスのために I/O側 (インターフ ェース) とCPU倒 (ポート91-93) の間でアービ トレータ110を介してアービトレートする。 プライマ リメモリモジュール14又は15のコントローラ117 によるこの決定は、ライン34によって他のメモリモジ ュールのコントローラ117に伝送されて、他のメモリ 10 モジュールに同じアクセスを実行させる。

【0054】各メモリモジュール内のコントローラ11 7はまたこのモジュールのためのクロック発振器17か らパルスを受信するリフレッシュカウンタ118に基づ いて、DRAM104にリフレッシュサイクルを導入す る。DRAMは8ミリ秒毎に512リフレッシュサイク ルを受信しなければならず、従って平均して約15ミリ 秒毎にリフレッシュサイクルが導入される。 こうして、 カウンタ118は、15ミリ秒毎にコントローラ117 にオーパーフロー信号を発生する。そして、もしアイド 20 ル条件(CPUアクセスまたはI/Oアクセスが実行さ れない)が存在するならば、リフレッシュサイクルがパ ス103に出力されたコマンドによって実施される。も し動作が進行中ならば、現在の動作が完了したときに、 リフレッシュが実行される。メモリのページングに使用 されるプロック転送のような長い動作のために、数個の リフレッシュサイクルがパックアップでき、転送が完了 した後でパーストモードで実行される。この目的のため に、最後のリフレッシュサイクルがカウンタ118に関 連したレジスタに格納されるので、カウンタ118のオ 30 ーパーフローの数が用いられる。

【0055】CPUによって発生された割り込み要求 は、割り込みパス35のライン68によって個々に各C PU11、12、13から受信される。これらの割り込 み要求は、各メモリモジュール14、15に送信され る。パス35のこれらの要求ライン68は、割り込みポ ート回路119に接続されて、この回路119はこれら の要求を比較し、パス35の出力ライン69にポートさ れた割り込み信号を出力する。CPUはそれぞれ、バス 35を介して2本のライン(各モジュール14、15か ら1本) にポートされた割り込み信号を受信する。各メ モリモジュール14、15からのボートされた割り込み 信号に対して論理和の演算が行われ、その演算結果が割 り込み同期回路 6 5 に出力される。ソフトウエアの制御 の下に、CPUはどのCPUが割り込みをするかを決定 する。 I / Oプロセッサ又は I / Oコントローラで発生 される外部割り込みはまた、パス35のライン69、7 0を介してメモリモジュール14、15を介してCPU に信号として送信される。 同様に、CPUはただプライ

【0056】〈I/Oプロセッサ〉図8において、1個

の I / Oプロセッサ 2 6 又は 2 7 が詳細に示される。 I /Oプロセッサは2個の同じポート(I/Oパス24へ の1個のポート121と1/Oパス25への他のポート 122) を備える。各I/Oパス24、25は、32ピ ット双方向多重アドレス/データパス123 (32ビッ トの外に4ピットのパリティを含む)、リード、ライ ト、プロックリード、プロックライトなどの実行される 動作のタイプを定義する双方向コマンドパス124、内 部から I / Oプロセッサへの又はパス28のどのロケー ションにアドレス指定するかを示すアドレスライン、パ イトマスク、及び最後に、アドレスストロープ、データ ストローブ、アドレス肯定応答及びデータ肯定応答を含 む制御ラインから構成される。 パス31のラジアルライ ンは、各I/Oプロセッサから各メモリモジュールへの 個々のラインを含む。 すなわち、 I /O プロセッサから メモリモジュールへのパス要求、メモリモジュールから I/Oプロセッサへのパスグラント、I/Oプロセッサ からメモリモジュールへの割り込み要求ライン、及びメ モリモジュールから I /Oプロセッサへのリセットライ ンである。どのメモリモジュールがプライマリであるか を示すラインは、システムステイタスパス32を介して 各I/〇プロセッサに接続される。 図8のI/〇プロセ ッサのコントローラすなわちステートマシーン126 は、コマンドライン、制御ライン、ステイタスライン、 ラジアルラインからのデータ、内部データ、及びパス2 8からのコマンドラインからのデータを受信し、さら に、パス24、25の内容を受信し情報をパスに伝送す るために保持するラッチ127、128の動作を含む I /Oプロセッサの内部動作を定義する。

【0 0 5 7】メモリモジュールから I /Oプロセッサへ のパス4、25での転送は、別々に肯定応答されたアド レスとデータを用いて図9に示されるプロトコルを使用 する。プライマリと指定されたメモリモジュール内のア ーピトレータ回路110は、I/Oパス24、25の所 有権(ownership)のためのアーピトレーションを行 う。 CPUから I/Oへの転送が必要なとき、CPU要 求がメモリモジュールのアービトレーション論理回路1 10に出力される。アーピトレーション論理回路110 がこの要求を承認したとき、メモリモジュールは、アド レスとコマンドを(両パス24、25の)パス123、 124に、アドレスストローブが (2つのパス24と2 5の)図9の時間T1に主張されたときと同時に、パス 125に印加する。コントローラ126がアドレスをラ ッチ127又は128にラッチさせたとき、アドレス肯 定応答がパス125に主張され、次に、メモリモジュー ルは時間T2にデータを(両パス24、25を介して) パス123に出力し、ライン125にデータストローブ マリモジュール 14又は 15 からの割り込みに応答す 50 を出力する。時間 T2 の後で、コントローラは、2 倒の

ラッチ127、128にデータをラッチさせ、データ肯定応答信号がライン125に出力され、そうして、データ肯定応答の受信の際に、両メモリモジュールは、アドレスストローブ信号の主張をやめることによりパス24、25をリリースする。

【0058】 [/Oプロセッサからメモリモジュールへ の転送において、I/OプロセッサがI/Oパスを使う 必要があるとき、I/Oプロセッサは両パス24、25 に、ラジアルパス31にラインによってパス要求を主張 し、次に、プライマリメモリモジュール14又は15に 10 アーピトレータ回路110からパス使用承認信号を特 つ。パス使用承認ラインもラジアルラインの1本であ る。パス使用承認が主張されたとき、コントローラ12 6は、前の転送が完了されたことを (誤って) 意味す る、パス125上でアドレスストロープとアドレス肯定 応答信号の主張が解除されるまで特機する。 そのとき、 コントローラ126は、ラッチ127、128からライ ン123ヘアドレスを出力させ、コマンドをライン12 4に出力させ、アドレスストロープを両パス24、25 のパス125に出力させる。アドレス肯定応答が両パス 20 24、25から受信されたとき、データがアドレス/デ ータパスにデータストロープとともに出力され、転送 は、メモリモジュールから I/Oプロセッサへのデータ 肯定応答信号で完了される。

【0059】ラッチ127と128は、アドレスパス1 29a, データパス129b, 及び制御パス129cを 含む内部パス129に接続される。内部パス129は、 パス32によって供給されるステイタスを保持するなど のために、コントローラステートマシーン126によっ て実行されるコマンドをセットアップするために用いら 30 れる内部ステイタス・制御レジスタ130をアドレス指 定することができる。これらのレジスタ130は、CP Uのアドレス空間においてCPUからリードまたはライ トのためにアドレス指定可能である。パスインターフェ ース131は、コントローラ131の制御の下に、VM Eパス28と通信する。パス28は、アドレスパス28 a, データパス28b, 制御パス28c及びラジアル2 8dを備え、これらの全ラインは、パスインターフェー スモジュール29を介してI/Oコントローラ30に接 続される。パスインターフェースモジュール29は、ー 40 方又は他方の又は両方のI/Oプロセッサからの、1セ ットだけのパスライン28をコントローラ30に駆動さ せるためのマルチプレクサ132を償える。 コントロー ラ30の内部で、コマンド、制御、ステイタス、データ のレジスタ133があり、(このタイプの周辺コントロ ーラにおいて標準的プラクティスとして) CPU11、 12、13から開始するべきリードとライトのためにア ドレス指定可能であり、I/O装置における動作を制御 する。VMEパス28上での各1/Oコントローラ30

24 〇プロセッサ26、27との接続機能を備え、いずれか 1個によって制御されるが、CPUによって実行される プログラムによって一方または他方に限られる。 特定の アドレス(又1組のアドレス)は、各コントローラ30 を示す制御・データ転送レジスタ133のために確定さ れ、これらのアドレスは、オペレーティングシステムに より I /〇ページテーブル(通常は、ローカルメモリの 核データ区分)に維持される。 これらのアドレスは、両 方ではなく、どちらかの 1/0プロセッサ#1または# 2を介してのみアドレス指定が可能であるように、各コ ントローラ30を関連づける。 すなわち、 1/0プロセ ッサ27と比較すると、ある異なったアドレスは、「/ Oプロセッサ26を介して特定のレジスタ133に到達 させるために使用される。パスインターフェース131 (及びコントローラ126) は、マルチプレクサ132 を切り換えて一方または他方からパス28上のデータを 受信する。これは、CPUから I/Oプロセッサのレジ スタ130へのライトによってなされる。 こうして、デ パイスドライパがこのコントローラ30をアクセスする ためにコールされたとき、オペレーティングシステムは ページテーブルにおけるこのアドレスをそのために使用 する。

【0060】プロセッサ40は、ライトパッファ50を 介してよりもむしろ、パイパスパッファパス52を用い てこれらのコントローラの制御・データ転送レジスタ 1 33への1/0ライトによってコントローラ30をアク セスする。 従って、これらは、これは、回路100によ ってポートされ、メモリモジュールを通してパス24又 は25へ、従って選択されたパス28への同期化された ライト動作である。プロセッサ40は、このライト動作 が完了するまでストールする。 図8の I/Oプロセッサ ポードは、ある誤り(例えば不適当なコマンド、VME パス28で応答が受信しないまま期限がすぎたこと、実 行されたときのパリティチェック)を検出するように形 成され、1個の誤りが検出されると、1/0プロセッサ は、パストラフィックへの応答を止め、すなわち、図9 に関連して上述されたアドレス肯定応答とデータ肯定応 答を送信することを中止する。これは、パスインターフ ェース56によってパスフォールトとし検出され、後述 されるように割り込みを生じ、可能ならば自己訂正作用 がなされる。

【0061】 〈エラーリカバリ〉上記パス21、22、23を介しての転送のためのメモリモジュール14と15による応答を評価するために、CPU11、12、13によって用いられるシーケンスは、次に説明される。このシーケンスは、パスインターフェースユニット56におけるステートマシンによって定義されかつCPUによって実行されるコードにおいて定義される。

26

タスピットに示されないと仮定する。 ここで、メモリ参 照によって始められるストールは、各マイクロプロセッ サ40で命令実行を続けることを可能にするために、制 御パス55と43を介してレディ信号を主張することに より終了する。しかし、肯定応答がライン112におい て他の(プライマリでない)メモリモジュールから受信 されるまで(または時間切れになるまで)、開始されな い。もしいずれかのステイタスフィールド(ライン33 - 1または33-2) においてエラーが検出されたな ら、又はもしプライマリでないメモリが時間切れになっ 10 たならば、割り込みはポスト (post) される。

【0063】第2の場合、リード転送において、データ エラーがプライマリメモリからステイタスライン33に 指示されたこと、あるいは、プライマリメモリから応答 が受信されなかったことが仮定される。CPUは、他方 のメモリから肯定応答を待ち、もし他のメモリからのス テイタスピットにデータエラーが見いだされないなら ば、パスインターフェース56の回路が所有権(プライ マリのメモリステイタス)の変化を起こさせ、従って、 データが新しいプライマリから正しくリードされたか否 20 かを確認するために、リトライが設定される。もし良好 なステイタスが新しいプライマリから受信されたなら、 次にストールが前のように終了して、割り込みはシステ ムを更新するために(1個のメモリを悪いと気付き、異 なったメモリをプライマリとし) ポストされる。しかし ながら、もしデータエラー又は時間切れが新しいプライ マリからリードをするという試みから生じたなら、次に 割り込みが制御パス55と43を介してプロセッサ40 に主張される。

【0064】ライトパッファ50がパイパスされたライ ト転送において、第1の場合では、どちらのメモリから もステイタスピットにエラーが示されない。ストールは 終了され命令の統行が許可される。再び、もしエラーが どちらかのステイタスフィールドに検出されたならば割 り込みがポストされる。

【0065】ライトパッファ50がパイパスされたライ ン転送において、第2の場合では、データエラーがプラ イマリメモリからステイタスに指示されるか、または、 応答が、プライマリメモリから受け取られない。各CP **Uのインターフェースコントローラは、他のメモリモジ 40** ュールからの肯定応答を待つ。そして、もしデータエラ 一が他のメモリからのステイタスに見いだされないなら ば、所有権の変化が強制され、割り込みがポストされ る。しかし、もしデータエラー又は時間切れが他方の (新しいプライマリの) メモリモジュールのために起こ るならば、次に割り込みがプロセッサ40に対して主張 される.

【0066】ライトパッファ50がイネーブルされたラ イト転送において、CPUチップはライト動作によって ールからもステイタスにエラーが指示されない。転送は 終えられて、他のパス転送が開始される。

- 【0067】ライトパッファ50をイネーブルとしたラ イト転送において、第2の場合、データエラーは主メモ リからのステイタスに示されるか、又は、応答が主メモ りから受信されない。メカニズムは、他のメモリからの 肯定応答を待つ。そして、もし他のメモリからのステイ タスにデータエラーが見い出されないならば、次に所有 権の変化が強行され、割り込みはポストされる。しか し、もしデータエラー又は時間切れが他のメモリにおい て生じるならば、次に割り込みがポストされる。

【0068】メモリモジュール14又は15は、いま説 明したメカニズムによって一旦決定されると、フォール ト条件がオペレータに対し信号として示されるが、シス テムは勁作を続けることができる。オペレータは、おそ らく故障のモジュールを含むメモリポードを交換するこ とを希望するだろう。これは、システムが起動され動作 している間に行うことができる。次に、システムは、停 止せずに新しいメモリポードを再統合できる。このメカ ニズムは、ソフトのエラーによってライトを実行できな いがテストで良好なとされ物理的に交換する必要がない メモリモジュールを再生するためにも役立つ。タスク は、データが他方のメモリモジュールと同じである状態 にそのメモリモジュールを戻すことである。この再生モ ードは、2ステップのプロセスである。まず、メモリが イニシャライズされておらず、パリティエラーを含むか も知れないことを仮定する。 そこで良好なパリティの良 好なデータが、すべてのロケーションに書き込まなけれ ばならない。これは、この点ですべてゼロである。しか し、すべてのライト動作が2個のメモリで実行されるの で、この第1ステップが達成される方法は、良好なメモ リモジュールのロケーションをリードし、次にこのデー 夕を両メモリモジュール14と15の同じロケーション にライトすることである。これは、通常の動作が進行中 に、実行中のタスクに挿入されて行われる。 I/Oパス 24又は25から生じるライトは、第1ステップでのこ の再生ルーチンにおいて無視される。

【0069】 こうしてすべてのロケーションにライトさ れた後は、次のステップは、I/Oアクセスもまたライ トされることを除いて第1ステップと同じである。すな わち、1/0パス24又は25からの1/0ライトは、 実行するタスクにおいて通常のトラフィックにおいて発 生するときに、良好なメモリのすべてのロケーションを リードしこの同じデータを両メモリモジュールの同じロ ケーションにライトすることを挿入して実行される。こ の第2ステップでモジュールがゼロから最大アドレスま でアドレス指定されたときに、両メモリは同一になる。 この第2の再生ステップの間に、CPUとI/Oプロセ ッサの両方が、エラーなしに全ての勁作を行うようにメ ストールされず、第1の場合は、どちらのメモリモジュ 50 モリモジュールが再生されることを期待する。 I/Oプ

ロセッサ26、27は、データリード転送の間に再生されるメモリモジュールによって示されるデータを使用しない。再生プロセスが完了した後で、再生されたメモリは、(必要ならば) プライマリと指定できる。

【0070】同様な再プロセスがCPUモジュールに対しても備えられる。1個のCPUが(メモリポート回路100による場合等のように)故障と検出されるとき、他の2個のCPUは動作を続けるが、悪いCPUポードは、システムを停止せずに交換できる。新しいCPUポードは、システムを停止せずに交換できる。新しいCPUポードがオンポードROM63から起動自己テストルーチ20ンを実行するとき、他のCPUにこのことを示す信号を出力して、再生ルーチンが実行される。まず、2個の良好なCPUがその状態をグローバルメモリにコピーし、次に全3個のCPUが「ソフトリセット」を実行する。ここで、CPUはROM内のイニシャライズルーチンから実行をリセットし関始する。そうして、全CPUは、命令ストリームの正確に同じ点に来て、同期化され、次に、保存されていた状態が全3個のCPUにコピーして戻され、前に実行されていたタスクが統行される。

【0071】上述したように、各メモリモジュール内の 20 ポート回路100は、全3個のCPUが同一のメモリ参 照をしているか否かを決定する。 もしそうならば、メモ リ勁作は、完了まで進むことを許可される。もしそうで なければ、CPU故障モードに入る。ボート回路100 によって検出されるように、異なったメモリ参照を送信 するCPUは、パス33-1及び/又は33-2で戻さ れるステイタスで固定される。割り込みはポストされ、 ソフトウエアは引き続いて故障CPUをオフラインとす る。このオフラインステイタスは、ステイタスパス32 に反映される。故障が検出されているメモリ参照は、3 30 つから2つを選択するポートに基づき完了することを許 可される。つぎに、悪いCPUボードが交換されるま で、ポート回路100は、メモリ参照の進行を許可する 前に、2個の良好なCPUからの2個の同一のメモリ要 求を必要とする。システムは、通常は、1個の(2個で なく)CPUオフラインで動作を続けるように構成され ている。しかし、1個の良好なCPUだけで動作するこ とが希望されるならば、別の方法が利用できる。 CPU は、もし異なったデータがメモリ要求で検出されるなら ばポート回路100によって、又は時間切れによって、 故障とポートされる。もし2個のCPUが同一のメモリ 要求を送信するが、第3のCPUがあらかじめ選択され た時間切れ期間にどんな信号も送信しないならば、CP Uは故障と仮定され、前のようにオフラインとされる。

【0072】システムのI/O装置は故障の場合にソフトウエア再統合のためのメカニズムを備える。すなわち、CPUとメモリモジュールコアは、いま説明したように、故障に対して保護されたハードウエアである。しかし、システムのI/O部分は故障に対して保護されたりファップが良好に戻され、プライマリが悪く戻されるならば、所有権の変更が強行され、正しく実行したものをプライマリにする。どちらの場合も、割り込みが故障を報告し、システムのI/O部分は故障に対して保護されたり、システムのI/O部分は故障に対して保護されたり、システムのI/Oプロセッサ26またが、メモリモジュールであるか、メモリモジュールの下流

は27が誤ると、上述したようにソフトウエアによって I/Oプロセッサに限定されたコントローラ30は、ソフトウエアによって他方のI/Oプロセッサへスイッチ される。オペレーティングシステムは、同じコントローラに対する新しいアドレスを用いてI/Oページテープルのアドレスを書き直し、その後は、コントローラは他方のI/Oコントローラ26又は27に限定される。エラーすなわち故障は、パスインターフェース56でパスサイクルを終えるパスエラーによって検出でき、例外の原因を決定する例外処理ルーチンを通して核内に急送される例外を発生し、次に、I/Oテーブルのアドレスを書き換えることにより)全コントローラ30を、誤った

I/Oプロセッサ26又は27から他方へ動かす。 【0073】パスインターフェース56はいま説明した ようにパスエラーを検出すると、故障は、再統合スキー ムが使用される前に分離されねばならない。1個のI/ 〇プロセッサ26または27へ、あるいは1個のパス2 8の1個のI/Oコントローラ30へ (すなわち1個の I/O索子における1個の制御レジスタ又はステイタス レジスタ、又はデータレジスタへ) のいずれかにCPU がライト動作を行うとき、これは、メモリモジュールに おけるパイパス動作であり、両メモリモジュールは動作 を実行して、2個のI/Oパス24と25にそれを通過 させる。2個の I/Oプロセッサ26と27は、ともに パス24と25をモニタし、パリティをチェックし、コ ントローラ126を介して適正なシンタックスでコマン ドをチェックする。例えば、もしCPUがI/Oプロセ ッサ26または27内のレジスタにライトを実行するな らば、もしどちらかのメモリモジュールが正当なアドレ ス、正当なコマンド及び正当なデータを示すならば (パ リティエラーがないことと適正なプロトコルによって証 明されるように)、アドレス指定された I /Oプロセッ サは、アドレス指定されたロケーションにデータをライ トし、ライト動作が成功して完了したという肯定応答指 示でメモリモジュールに応答する。 両メモリモジュール 14と15は、1/0プロセッサ26又は27からの応 答(図9のアドレスとデータの肯定応答信号)をモニタ していて、両メモリモジュールは、ライン33-1と3 3-2の勁作ステイタスでCPUに応答する。 (もしこ 40 れがリードであるならば、プライマリのメモリモジュー ルのみがデータを戻すが、しかし両方がステイタスを戻 す。)CPUは、両方がライトを正しく実行したか、1 個だけであったか、無しであったかを決定できる。 もし 1個だけが良好なステイタスを戻し、それがプライマリ ならば、所有権を変える必要は無い。 しかしもしバック アップが良好に戻され、プライマリが悪く戻されるなら ば、所有権の変更が強行され、正しく実行したものをプ ライマリにする。どちらの場合も、割り込みが故障を報 告するために入れられる。この点で、CPUは、悪いの

倒の何かであるかを知らない。それで、同様なライトが I/Oプロセッサに対して試みられる。しかし、これが 成功するならば、メモリモジュールが悪いことを必ずし も証明する必要が無い。 なぜなら、初めにアドレス指定 された I / Oプロセッサが例えばパス 2 4 または 2 5 の ラインに接続され、 パリティエラーを起こしたからであ る。それで、システムは、選択的に、1/0プロセッサ のシャットオフと操作のリトライ香[ルパス43の誤っ たミス信号(例えばセットされないタグパリッドピット (Tag Valid bit) を単に発生することによって行うこ 10 とができ、こうしてキャシュミス例外ルーチンをエンタ ーさせ、その結果生じたメモリ参照は、任意のメモリ参 照が行われるように同期を確立させる。 カウンタ71の オーパーフローに対して同期させる他の方法は、プロセ ッサ40にストールをさせることである。これは図2の 論理回路71aを介してコントロールパス43にCPビ ジー(コプロセッサビジー)信号を発生するオーバーフ ロー信号OVFLを用いて行うことができる。このCP ビジー信号はCPビジーが主張されなくなるまで、常に プロセッサ40にストールをエンターすることになる。 全3個のプロセッサは、同じコードを実行していてその カウンタ71に同じサイクルを計数するので、このスト ールをエンターする。しかし、CPUがストールをエン ターする実際の時間は変化する。 論理回路 7 1 a は、入 カR#を介して他の2個のプロセッサのパス43からラ ン#を受信し、そうして全3個がストールしたときに、 CPビジー信号がリリースされ、プロセッサは、再び同 期してストールから出る。

【0074】こうして、2つの同期技法が説明された。 第2の技法では、同期はメモリモジュールの回路100 30 におけるメモリ参照から生じ、第2の技法では、いま説 明したように、カウンタ71のオーパーフローによって 生じる。さらに、以下に説明されるように、割り込みが 同期化される。しかし、注意するべき重要なことは、プ ロセッサ40は、基本的にはそれ自身のクロックで自由 にランしていて、同期イベントが発生する場合を除い て、実質的に相互に結合されていない。マイクロプロセ ッサが図4と図5に示されたように使用される事実は、 単独のクロックを用いてのロックステップ同期をより困 難にしていて、性能を低下させている。また、ライトパ 40 ッファ50の使用は、プロセッサを結合しないように役 立ち、ましてプロセッサの密接な結合に有効ではないで あろう。同様に、命令キャシュとデータキャシュ及びT LB83を用いた仮想メモリ管理からなる高性能は、密 接な結合が使用されたならばさらに困難になり、性能は 悪影響を受けるだろう。

【0075】割り込み同期技法は、リアルタイムといわ ゆる「仮想タイム」を区別しなければならない。リアル タイムは、外部の実際の時間、壁の時計の時間であり、 **秒単位で測定され、又は便宜上例えば60nsecの分 50 タイムの総ての点で必然的に同じである。もしストール** 

類であるマシンサイクルで測定される。もちろん、クロ ック発生器17はそれぞれリアルタイムでクロックバル スを発生する。仮想タイムは、各プロセッサチップ40 の内部サイクル計数タイムであり、各のサイクルカウン タ71と73で測定される。 すなわち、プロセッサチッ プによって実行される命令の命令数であり、ある任意の 開始点からの命令において測定される。

30

【0076】図10を参照して、リアルタイム(t0か ら t 12として示される)と仮想タイム(命令数(カウン トレジスタ73のモジューロ16計数) I0から I15と して示される)との間の関係が図示される。図10 (a) の各行は、1個のCPU-A, -B又は-Cのサ イクル計数であり、各列は、リアルタイムでの「点」で ある。CPUに対するクロックは、位相がずれ易い。そ こで、実際の時間の相関は、図10 (b) に示されるよ うなものであり、ここで、命令数 (列) は完全には並ん でおらず、すなわち、サイクル計数は、並べられたリア ルタイムマシンサイクルの境界で変化しない。しかし、 図10の図示は、説明の目的には十分である。図10に 20 おいて、リアルタイム t 3でCPU-Aは第3の命令に あり、CPU-Bは計数9にあり9番目の命令を実行し ていて、CPU-Cは4番目の命令にある。リアルタイ ムも仮想タイムも進むことが可能なだけであることに注 意する。

【0077】CPUのプロセッサチップ40は、リソー スが利用出来ないある条件の下でストールする。例え ば、ロードまたは命令フェッチの間のDキャシュ45ま たは I キャシュ 4 4 のミス、ライトパッファ 5 0 がスト ア動作の間に一杯であるという信号、コプロセッサ46 がビジーである(コプロセッサがデータ依存性又は制限 された処理リソースにより取り扱えない命令を受信し た)というコントロールパス 4 3 を介しての「C P ビジ 一」信号、またはマルチプライア/デパイダ79がビジ ーである(内部のマルチプライア/デパイダ回路が、プ ロセッサが結果レジスタをアクセスしようとしたときに 動作を完了していなかった)ことである。 もちろん、キ ャシュ44と45は、プロセッサ40による介在なしに 状態を変化しない「パッシブリソース」である。しか し、残りのものは、プロセッサがなんら作用しなくても 状態を変化出来るアクティブリソースである。例えば、 ライトパッファ50は、(プロセッサが他のストア動作 を行なわない限り)プロセッサによる作用なしにフルか らエンプティに変化する。そこでストールに、パッシブ リソースのストールとアクティブリソースのストールの 2つのタイプがある。アクティブリソースのストール は、インターロックストールと呼ばれる。

【0078】CPU-A, -B, -Cで実行されるコー ドストリームが同一であるので、3個のCPUのキャシ ユ44と45のようなパッシブリソースの状態は、仮想

32

がパッシブリソース (例えばデータキャシュ45) での 衝突の結果であれば、全3個のプロセッサはストールを 行い、ただ1つの変数は、ストールの長さである。図1 1を参照して、キャシュミスが14で発生し、このミス の結果のグローパルメモリ14又は15へのアクセスが 8クロック(実際には8クロック以上であってもよい) の時間がかかったと仮定する。この場合、CPU-C は、t1でグローパルメモリ14又は15へのアクセス を開始し、グローパルメモリのコントローラ117は、 第1のプロセッサCPU-Cがメモリアクセスの開始を 10 信号するときにメモリアクセスを開始する。 コントロー ラ117は、CPU-BとCPU-Cがそれぞれメモリ アクセスに必要な8クロックより少なくストールするけ れども、アクセス8クロック遅れてt8で完了する。 そ の結果、全CPUは、リアルタイムでも仮想タイムでも 同期される。この例は、また、DRAM104へのアク セスの重複と回路100でのポーティングとの利点を示 す。

【0079】インターロックストールは、パッシブリソ ースストールから異なった状況を示す。 1 個のCPU は、他のCPUが全くストールをしないときにインター ロックストールをすることが出来る。図12を参照し て、ライトパッファ50によって起こされるインターロ ックストールが図示される。 CPU-AとCPU-Bの サイクル計数が示され、CPU-AとCPU-Bのライ トパッファ50からのフル (full) フラグAvbとBvb が、サイクル計数の下に示される(ハイレベルすなわち 論理1はフルを意味し、ローレベルすなわち論理0はエ ンプティを意味する)。 CPUはストア動作が実行され る毎に、フルフラグの状態をチェックする。もしフルフ ラグがセットされるならば、CPUは、フルフラグがク リアされストア動作を完了するまでストールする。ライ トパッファ50は、もしストア動作がパッファを満たす ならば、フルフラグをセットし、ストア動作がパッファ から1ワードを流出して次のCPUストア動作のための 位置をフリーにするときはいつでもフルフラグをクリア する。時間 t 0で、CPU-Bは、3クロックCPU-Aの先にあり、ライトパッファは共にフルである。ライ トパッファがグローパルメモリにライト動作を行ってい ると仮定すると、このライトが t 5の間に完了すると き、ライトパッファフルフラグはクリアされる。このク リアは、リアルタイムで t 6に同期して起こるが (図1 1に図示される理由により)、仮想タイムでは同期して いない。いま、サイクル計数 I 6での命令は、ストア動 作であると仮定すると、CPU-Aは、ライトパッファ フルフラグがクリアされた後でt6でこのストアを実行 するが、しかし、CPU-Bはt3でこのストア命令を 実行し、そうして、ライトパッファフルフラグがなおセ ットされていることを見いだして3クロックの問ストー ルをしなければならない。こうして、CPU-Bはスト *50*  ールをするが、CPU-Aはストールをしない。

【0080】1個のCPUはストールをするかも知れず他のCPUはストールをしないかも知れないという性質は、サイクルカウンタ71の解釈に制限を課する。図12において、割り込みがサイクル計数17で(CPU-Bが16命令からストールをしている間に)複数のCPUに示されたと仮定する。サイクル計数17に対するランサイクルは、t7で両CPUに対して起こる。もしサイクルカウンタだけがCPUに割り込みを示すなら、CPU-Aはサイクル計数17で割り込みを見るが、CPU-Bはサイクル計数16から生じるストールサイクルの間に割り込みを見る。そうして、割り込みを示すこの方法が、この2個のCPUに異なった命令での例外、もし全CPUがストールされるか又はストールされていない場合には起こらないような条件が採用される。

【0081】サイクルカウンタの解釈についての別の制限は、サイクル計数の検出と作用の実行との間に遅れがあってはならないことである。再び図12を参照して、割り込みがサイクル計数I6でCPUに示されるが、実行の制限のために余分のクロックの遅れがサイクル計数I6の検出とCPUへの割り込みの提示の間に介在すると仮定する。その結果は、CPU-Aが、この割り込みをサイクル計数I7で確認するが、CPU-Bは、サイクル計数I6からのストールの間に割り込みを確認して、2個のCPUに異なった命令で例外を採らせる。再び、リアルタイムで命令パイプラインの状態をモニタすることの重要性が図示される。

【0082】 (割り込み同期) 図1から図3までの3個 のCPUは、単独の論理プロセッサとして機能すること が要求され、従って、3個のCPUのプログラミングモ デルが単独の論理プログラミングのプログラミングモデ ルであることを保証するためにその内部状態に関してあ る制限を実行することを要求する。 誤りモードや診断モ ードを除いて、上記3個のCPUの命令ストリームは同 一であることが要求される。 もし同一でなかったら、 図 6 のポーティング回路 1 0 0 でのグローバルメモリアク セスのポーティングが困難になるだろう。すなわち、ポ ートするものは、1個のCPUが故障しているのが、異 なったシーケンスの命令を実行しているのか分からな い。同期スキームは、もし任意のCPUのコードストリ ームが、その他のCPUのコードストリームから分岐す るならば故障が起こったと仮定するように設計される。 割り込み同期は、単独のCPUイメージを維持する1つ のメカニズムを提供する。

【0083】すべての割り込みは、仮想タイムに同期して起こることが要求され、3個のプロセッサCPUーA, CPU-BとCPU-Cの命令ストリームが割り込みの結果として分岐しないこと保証する(分岐する命令ストリームには他の原因もある。例えば、1個のプロセッサが他のプロセッサによってリードされたデータと異

なったデータをリードすること)。 仮想タイムに対して 非同期に起こる割り込みがコードストリームを分岐させ るシナリオは、いくつかある。例えば、プロセスAが完 了する前にコンテクストスイッチをオンにさせるがプロ セスAが他のCPUで完了した後でコンテクストスイッ チをオンにさせる割り込みは、その後のある点で、1個 のCPUがプロセスAの実行を続けるが他方のCPUは プロセスAが既に完了しているためプロセスAを実行出 来ないという状況をもたらす。もしこの場合に割り込み が仮想タイムに非同期に起こるならば、例外プログラム 10 カウンタが異なるという事実が問題を起こすであろう。 例外プログラムカウンタの値をグローバルメモリに書き 込む行為は、ポーター3が3個のCPUから異なったデ ータを検出し、ポートフォールトを生じるという結果に なるだろう。

【0084】CPUにおけるあるタイプの例外は、本来 仮想タイムに同期している。1つの例は、プレークポイ ント命令の実行によって生じるブレークポイント例外で ある。全CPUの命令ストリームが同一なので、プレー クポイント例外は3個のCPUにおける仮想タイムにて 20 同じ点で生じる。同様に、全てのそのような内部例外 は、本来仮想タイムに同期して生じる。例えば、TLB 例外は本来同期する内部例外である。TLB例外は仮想 ページ数がTLB83のどのエントリにも適合しないた めに生じる。アドレスを解釈するということが(プレー クポイント例外におけるように正確に) 単に命令ストリ ームの機能なので、解釈は、本来仮想タイムに同期す る。 TLB 例外が仮想タイムに同期することを確実にす るために、TLB83の状態は全3個のCPU11、1 2、13において同一でなければならず、これは、TL 30 B83がソフトウエアだけによって変更できるので、保 証される。再び、全CPUが同じ命令ストリームを実行 するので、TLB83の状態は常に仮想タイムに同期し て変化される。そうして、一般的経験則として、もし行 動がソフトウエアにより実行されるなら、その行動は仮 想タイムに同期している。 もし行動がサイクルカウンタ を用いないハードウエアにより実行されるなら、その行 勁は一般にリアルタイムに同期である。

【0085】外部の例外は、本来仮想タイムに同期して いない。I/O装置26、27又は28は、3個のCP 40 U11、12、及び13の仮想タイムについて情報を有 しない。従って、I/O装置によって発生される全ての 割り込みは、以下に説明するように、CPUに示される 前に仮想タイムに同期されなければならない。浮動点例 外は、浮動点プロセッサ46がCPU内でマイクロプロ セッサ40に堅く結合されるので、I/O装置割り込み と異なっている。

【0086】外部装置は、3個のCPUを1つの論理的 プロセッサとして見て、CPU間の同期や同期の欠乏に

CPUの個々の命令ストリーム (仮想タイム) と同期で ある割り込みを生成することが出来ない。どのような種 類の同期も無ければ、もしある外部装置がリアルタイム t1の時間に割り込みを駆動し、その割り込みがその時 間に全CPUに直接示されるならば、3個のCPUは、 異なった命令で例外トラップをとり、3個のCPUのア クセプトされない状態が生じる。これは、リアルタイム に同期であるが仮想タイムに同期しないイベント (割り 込みの主張)の例である。

34

【0087】複数の割り込みは、図1から図3までのシ ステムにおいて、割り込みについて分散されたポートを 実行し、決定されたサイクル計数でプロセッサに割り込 みを示すことにより、仮想タイムに同期する。図13 は、図2の割り込み同期論理回路65のより詳細なプロ ック図を示す。各CPUは、モジュール14又は15か ら生じるライン69又は70からの外部割り込みを捕捉 する分配器135を含む。この捕捉はあらかじめ決定さ れたサイクル計数で、例えばカウンタ71から入力ライ ンCC-4で信号が出力される計数-4で起こる。 捕捉 された割り込みは、CPU間パス18を介して他の2個 のCPUへ分配される。これらの分配された割り込み は、未決定割り込みと呼ばれる。各CPU11、12、 13から1個の3個の未決定割り込みがある。ボータ回 路136は、未決定割り込みを捕捉出力、全CPUが外 部割り込み要求を受信したかを確認するポートを行な う。(サイクルカウンタ71で検出される)あらかじめ 決定されたサイクル計数で、この例では入力ラインCC -8により受け取られたサイクル8で、割り込みポータ 136は、ライン137とパス55と43を介して各マ イクロプロセッサ40の割り込みピンに割り込みを示 す。 割り込みを示すために用いられるサイクル計数があ らかじめ決定されているので、全マイクロプロセッサ4 0は、同じサイクル計数で割り込みを受け取り、こうし て、割り込みが仮想タイムに同期されている。

【0088】図14は、仮想タイムに対して割り込みを 同期するためのイベントのシーケンスを示す。 CPU A, CPU-B及びCPU-Cと示された行は、リアル タイムでの1点での各CPUのカウンタ71におけるサ イクル計数を示す。 IRQ\_A\_PENDING, IR Q\_B\_PENDING及UIRQ\_B\_PENDIN Gと示された行は、ポータ136の入力へCPU間パス 18を介して結合される割り込みの状態を示す (1は、 未決定ピットがセットされていることを意味する)。 I RQ\_A, IRQ\_B, 及びIRQ\_Cと示された行 は、マイクロプロセッサ40の割り込み入力ピンの状態 (ライン137の信号)を示し、ここで1は割り込みが 入力ピンに存在することを意味する。 図14で、外部の 割り込み(EX\_IRQ)は、t0でライン69に主張 される。もし割り込み分配器135が割り込みを捕捉 ついての情報を有しない。従って、外部割り込みは、各 50 し、CPU間パス18にサイクル計数4で分配するなら

ば、IRQ\_C\_PENDINGは時間t1で1になり、IRQ\_B\_PENDINGは時間t2で1になり、IRQ\_A\_PENDINGは時間t4で1になる。もし割り込みボータ136がサイクル計数8で割り込み未決定ピットをボートするならば、IRQ\_Cは時間t5で1になり、IRQ\_Bは時間t6で1になり、IRQ\_Cは時間t8で1になる。その結果、割り込みは、リアルタイムでは異なった点であるが仮想タイムでは同一の点(すなわちサイクル計数8)でCPUに示される。

【0089】図15に、図14に示されたアルゴリズム を必要とするシナリオを変更して示す。ここではサイク ルカウンタ71がモジューロ8カウンタにより表される ことに注意する。外部割り込み(EX\_IRQ)は時間 t3で主張される。割り込み分配器135はこの割り込 みを捕捉し、サイクル計数4でCPU間パス18に割り 込みを分配する。CPU-BとCPU-Cが時間t3の 前にサイクル計数を実行しているので、その割り込み分 配器は外部割り込みを捕捉することができない。しか し、CPU-Aは時間 t3の前にサイクル計数を実行す 20 る。その結果、CPU-Aは時間t4で外部割り込みを 捕捉して分配する。しかし、もし割り込みポータ136 がサイクル計数?で割り込み未決定ピットを捕捉してポ ートするならば、CPU-Aの割り込みポータ136 は、他の2個の割り込み未決定ピットがセットされてい ないとき、時間 t 7で I RQ\_A\_PEND信号を捕捉 する。CPU-Aの割り込みポータ136は全てのCP Uが外部割り込みを分配していないことを認識し、捕捉 された割り込み未決定ピットを保持レジスタ138に出 力されて格納される。CPU-BとCPU-Cの割り込 30 みポータ136は単独の割り込み未決定ピットをそれぞ れ時間 t5と t4に捕捉する。CPU-Aの割り込みポー 夕のように、これらのポータは、全ての割り込み未決定 ピットがセットされていないことを認識し、こうして、 セットされた単独の割り込み未決定ピットが保持レジス タ138に出力されて格納される。各CPUのサイクル カウンタ71は、サイクル計数7に達するとき、ロール オーパーし、サイクル計数0で計数を閉始する。外部割 り込みはまだ主張されているので、CPU-BとCPU - Cの割り込み分配器 1 3 5 は、それぞれ時間 t 10とt9 40 で外部割り込みを捕捉する。これらの時間は、サイクル 計数が4に等しくなったときに対応する。時間 t 12で、 CPU-Cの割り込みポータは、CPU間パス18に割 り込み未決定ピットを捕捉する。ポータ136は、全C 外部割り込みを捕捉して分配することを決定し、プロセ ッサチップ40に割り込みを示す。時間 t 13と時間 t 15 に、CPU-BとCPU-Aの割り込みポータ136 は、割り込み未決定ピットを捕捉し、割り込みをプロセ ッサチップ40に示す。その結果、全プロセッサチップ が同じ命令で外部割り込み要求を受信したことになり、

36

保持レジスタに保存されていた情報は必要でなくなる。 【0090】 (保持レジスタ) 図15において関して上 述に示された割り込みシナリオにおいて、ボータ136 は、若干のステート割り込み情報を保存するために保持 レジスタ138を使用する。特に、保存されたステート は、全CPUでなくいくつかのCPUが外部割り込みを 捕捉し分配したことであった。 もしシステムが (図15 の状況のように) どんな故障もしない場合は、前の例に 示したように、外部割り込みが保持レジスタの使用なし に仮想タイムに同期出来るので、このステート情報は必 要でない。アルゴルズムは、割り込みボータ136が割 り込み未決定ピットをあらかじめ決定されたサイクル計 数で捕えポートすることである。全ての割り込み未決定 ピットが主張されるとき、割り込みは、そのあらかじめ 決定されたサイクル計数でプロセッサチップに示され る。図15の例において、割り込みはサイクル計数7で ボートされた。

【0091】図15を参照して、もしてPU-Cが誤りをし、誤りモードが割り込み分配器135が正しく機能しないようなものであれば、このとき、もしプロセッサチップ40に割り込みを示す前に全割り込み未決定ビットがセットされるまで割り込みボータ136が特つならば、その結果、割り込みは示されるようになることは無い。こうして、ただ1個のCPUのただ1個の誤りが全てPUについての全体の割り込みのチェーンを機能出来ないようにする。

【0092】保持レジスタ138は、最後の割り込みボ ートサイクルが全部ではないがスケール区なくとも1個 の割り込み未決定ピットを捕捉したことをポータ136 が知るメカニズムを提供する。割り込みボートサイクル は、割り込みボータが割り込み未決定ピットを捕捉しボ ートするサイクル計数で起こる。数個の割り込み未決定 ピットがセットされる結果となる 2 つだけのシナリオが ある。1つは、図15に関連して示された示されたシナ リオであって、ここでは、外部割り込みは、あるCPU の割り込み分配サイクルの前であるがその他のCPUの 割り込み分配サイクルの後に主張される。第2のシナリ アでは、少なくとも1個のCPUが、割り込み分配をデ イスエーブルにするような誤りをする。もし数個の割り 込み未決定ピットだけが割り込みポートサイクルでセッ トされる理由が第1のシナリオであるならば、割り込み ボータは、全割り込み未決定ピットが次の割り込みボー トサイクルでセットされることが保証される。従って、 もし保持レジスタがセットされていて全部でない割り込 み未決定ビットがセットされていることを割り込みボー タが発見するならば、エラーが1個以上のCPUに存在 するはずである。これは、各CPUの保持レジスタ13 8が割り込みサービス時にクリアされることを仮定す る。そのため、保持レジスタの状況は割り込み未決定ビ ットについての新鮮でない状態を表さない。エラーの場

合、割り込みボータ136は、プロセッサチップ40に 割り込みを示すことができ、同時に、エラーが割り込み 同期論理回路によって検出されたことを示す。

【0093】割り込みボータ136は、実際にはどんなボーティングもせず、その代わり割り込み未決定ビットと保持レジスタ137の状態を検査して、プロセッサチップ40に割り込みを示すか否かと割り込み論理回路にエラーを示すか否かを決定するだけである。

【0094】 〈モジューロサイクルカウンタ〉 図15の 割り込み同期の例は、割り込みカウンタをモジューロN 10 カウンタ(例えばモジューロ8カウンタ)として表し た。モジューロNサイクルカウンタの使用は、割り込み ポートサイクルの概念を可能にすることにより、割り込 みポーティングアルゴリズムの説明を簡単にした。モジ ューロNサイクルカウンタを使用すると、割り込みボー トサイクルは、0とN-1 (Nはサイクルカウンタのモ ジューロである) の間にある単独のサイクル計数として 説明できる。サイクルカウンタのどんな数も割り込みボ ートサイクルのために選択でき、サイクル計数は、Nサ イクル計数毎に起こることが保証される。モジューロ8 20 カウンタに対して15図に示されるように、割り込みボ ートサイクルは8計数ごとに起こる。割り込みポートサ イクルは、モジューロNサイクルカウンタの周期的性質 を説明するためにだけここで用いられる。モジューロN サイクルカウンタの特定のサイクル計数にキーとなるど のイベントもNサイクル計数ごとに起こることが保証さ れる。明らかに、不定数(すなわち非反復性カウンタ7 1) は使用できない。

【0095】Nの値は、システムに正の効果を持つシス テムパラメータを最大にし、システムに負の効果を持つ 30 システムパラメータを最小にするように選択される。ま ず、いくつかのパラメータが示される。 CvとCdは、そ れぞれ、割り込みポートサイクルと割り込み分配サイク ルである (図13の回路では、これらはそれぞれCC-8とCC-4である)。CC-8とCC-4の値は、0 とN-1 (Nはサイクルカウンタのモジューロである) の間の範囲にあらねばならない。 Dmaxは、同期論理回 路によって許容され得る3個のプロセッサCPU-A, CPU-B及びCPU-Cの間のサイクル計数ドリフト の最大量である。このプロセッサドリフトは、リアルタ 40 イムの1点で各CPUからサイクルカウンタ71のスナ ップショットをとることにより決定される。ドリフト は、最も遅いCPUのサイクル計数を最速のCPUのサ イクル計数から差し引くこと(モジューロN減算として なされる)により計算される。 Duaxの値は、NとCvと Cdの関数として表される。

【0096】まず、Dnaxは、差Cv-Cdの関数として 表される。ここに、差流算はモジューロN減算として実 行される。これは、Dnaxを最大にするCvとCdの値を 選択することを可能にする。図16のシナリオを参照 し、Cv=8とCd=9を仮定する。図16から、プロセッサドリフトはDmax=4であると計算出来る。ライン69の外部割り込みは、時間t4で主張される。この場合、CPU-Bは、時間t5で割り込みを捕捉し分配する。このシナリオは、前に示された割り込み同期アルゴリズムとつじつまが合わない。なぜなら、CPU-Aが割り込み分配サイクルを行った前にCPU-Bがその割り込みポートサイクルを実行するからである。このシナリオの欠陥は、CvとCdの差よりも更に離れてドリフトすることである。

38

【0097】この関係は、形式的に次のように替くことができる。

方程式(1) Cv-Cd < Dmax-e ここに、eは、CPU間パス18に伝達される割り込み 未決定ピットのために必要な時間である。前の例では、 eは0と仮定されていた。壁時計の時間がクロックサイ クル(ランサイクル)のインクリメントで量子化されて いるので、eも量子化出来る。こうして、次の式が得ら れる。

20 方程式 (2) Cv-Cd < Dmax-1 ここに、Dmaxは、サイクル計数の整数値として表される。

【0098】次に、最大のドリフトがNの関数として表 すことができる。 図17は、N=4でプロセッサドリフ トD=3の場合のシナリオを示す。 Cd=0 と仮定す る。各プロセッサのサイクル計数0における減算は、命 令サイクル計数の商の部分(Q)を表す。 サイクル計数 がいまモジューロNにて示されるので、サイクルカウン 夕の値は、I/N(Iは、時間tO以来実行された命令数 である) の剰余である。命令サイクル計数のQは、I/ Nの整数部分である。もし外部割り込みが時間t3に主張 されるならば、CPU-Aは、時間はに割り込みを捕え 分配し、CPU-Bは、時間t5に割り込み分配サイクル を実行する。CPU-Aに対する割り込み分配サイクル がQ=1でありCPU-Bに対する割り込み分配サイク ルがQ=2であるので、これは問題を示す。同期論理回 路は、問題が無いかのように続行し、こうして等しいサ イクル計数でプロセッサに割り込みを示す。しかし、各 プロセッサのQは異なっているので、割り込みは異なっ た命令で複数のプロセッサに示される。

【0099】従って、Nの関数としてのDmaxの関係は 次式で表される。

方程式 (3) N/2 > Dmax ここに、Nは偶数であり、Dmaxはサイクル計数の整数 として表せる。ここで、方程式 (2) と (3) は共に標本化理論におけるナイキストの定理に等価であることを 示すことができる。方程式 (2) と (3) とを統合する ことによって次式を得る。

行される。これは、D maxを最大にするC v E C d E 値を E 方程式(4) E C v E C d E N E 2 E 2 E の の とこと、E N の らえられた値に対してE C d の 最適の値

が選択できる。

【0100】上述の全方程式は、Nが出来るだけ大きくあるべきであることを示唆する。Nを小さくさせようとする唯一の因子は、割り込みの潜在である。割り込みの潜在は、ライン69での外部割り込みの主張とライン137でのマイクロプロセッサチップへの割り込みの提示との間の時間間隔である。どのプロセッサが割り込みの潜在を決定するために使用されるべきかは明快な選択でない。3個のマイクロプロセッサは、クロック源における決勝発援子におけるわずかな違いや他の因子のために20異なった速度で動作する。最も高速のプロセッサと、最も遅いプロセッサと、その他のプロセッサがある。システムの性能は最も遅いプロセッサの性能によって最終的に決定されるので、最も遅いプロセッサに関して割り込みの潜在を定義することは合理的である。

【0101】最大の割り込みの潜在は、

方程式(5) Lmax = 2N-1

であり、ここに、Lmaxは、サイクル計数で表された最大の割り込みの潜在である。最大の割り込みの潜在は、最速のプロセッサの割り込み分配サイクルCdの後であるが最も遅いプロセッサの割り込み分配サイクルCdの前に外部割り込みが主張されたときに、最大の割り込みの潜在が起こる。平均の割り込みの潜在の計算は、最速のプロセッサの割り込み分配サイクルの後でかつ最も遅いプロセッサの割り込み分配サイクルの前に外部割り込みが起こる確率に依存するので、さらに複雑である。この確率は、多数の外部因子によって順番に決定されるプロセッサ間のドリフトに依存する。

【0102】もしこれらの確率が0であるならば、平均の潜在は次の式で表される。

方程式 (6) Lave = N/2-(Cv-Cd) これらの関係式を用いて、N, Cv、及びCdの値が、D max と割り込みの潜在とに対するシステムの要請を使用して決定される。例えば、N=128、(Cv-Cd) = 10, Lave=74又は約4.4マイクロ秒(ストールサイクルなしで)を選択する。4ピット(4つの2進ステージ)71aが割り込み同期カウンタとして使用され、分配出力とボート出力が説明したようにCC-4とCC-8にある好ましい実施例を用いて、N=16, Cv=8, Cd=4であることが分かり、そうして、Lave 40=16/2+(8-4)=12サイクルすなわち0.7ミリ秒である。

【0103】 (ローカルメモリのためのリフレッシュ制御) リフレッシュカウンタ72は、カウンタ71と71 aがまさに計数するのと同様に、(マシンサイクルでなく)非ストールサイクルを計数する。目的は、リアルタイムよりはむしろ仮想タイムで測定して、同じサイクル計数で各CPUにリフレッシュサイクルを導入することである。好ましくは、各CPUは、命令ストリームにおいて他のCPUと同じ点でリフレッシュサイクルを課す

る。ローカルメモリ16のDRAMは、グローバルなメモリについて上述したように8msec毎に512サイクルの周期でリフレッシュされねばならない。こうして、カウンタ72は、512の1行をアドレスして、15msec毎に1回DRAM16にリフレッシュコマンドを出力しなければならない。もしメモリ動作がリフレッシュの間に要求されたならば、リフレシュが終了するまでピジー応答が生じる。しかし、各CPUにそれ自身のローカルメモリのリフレッシュをリアルタイムで他のCPUに独立に処理させることは、CPUを同期から外れさせ、従って、余分な制御が必要になる。

40

【0104】例えば、もし丁度除算命令が始まるように リフレッシュモードがエンターされるならば、タイミン グは、1個のCPUより2クロックだけ長くかかるよう なタイミングになる。又は、もし割り込み可能でないシ ーケンスがより高速なCPUによりエンターされ他のC PUがこのルーチンにエンターする前にリフレッシュに 入るならば、CPUは、相互に離れていく。しかし、こ れらの問題のいくつかを避けるためのサイクルカウンタ 71を(リアルタイムの代わりに)使用することは、ス トールサイクルが計数されないことを意味する。そし て、もしループに入って多くのストールを生じさせるな らば(7対1のストール・ラン比を生じさせることが可 能ならば)、周期が15msecの数値から著しく減少 されないならば、リフレッシュの仕様に合わず、性能を 劣化させる。この理由のために、図2に示されるよう に、ストールサイクルは第2カウンタ72でも計数さ れ、このカウンタがリフレッシュカウンタ72で計数さ れるのと同じ数に達する毎に、追加のリフレッシュサイ 30 クルが導入される。例えば、リフレッシュカウンタ72 は、カウンタ71と歩調を合わせて、28すなわち25 6 ランサイクルを計数し、オーパーフローのときにリフ レッシュ信号が制御パス43を介して出力される。一 方、カウンタ72 aは、(ラン#信号とクロック17に 応答して) 28ストールサイクルを計数し、オーパーフ ローする毎に第2カウンタ72aがインクリメントされ る(かうんた72bは単に8ピットカウンタ72aのた めのピット9から11であってもよい)。そうして、リ フレッシュモードが最後にエンターされ、CPUはカウ ンタレジスタ72bの数によって示される多数の追加の リフレシュを行う。こうして、もし長期間のストールイ ンテンシブな実行が起こるならば、リフレッシュの平均 数は、15マイクロ秒ごとに1つの範囲ないにあり、も し7×256までのストールサイクルが介在されるなら ば、最後にリフレッシュモードに行くときにリフレッシ ュされた行の数が名目上のリフレッシュ速度まで追い付 くので、リフレッシュサイクルを任意に短くすることに より性能の劣化はない。

である。好ましくは、各CPUは、命令ストリームにお 【0105】(メモリ管理)図1から図3までのCPUいて他のCPUと同じ点でリフレッシュサイクルを課す 50 11、12、及び<math>13は、図18に図示されるように担

ッピングされる。

らば、ディスクバッファエリア147にコピーをするための時間はI/Oプロセッサ26と27に直接にそしてI/Oコントローラ30を介してディスク148にコピーをする時間に比べて無視できるので、シーケンスは、その代わりディスクバッファエリア147にライトを行うことである。次に、全CPUが他のコードの実行を進

その代わりディスクバッファエリア147にライトを行うことである。次に、全CPUが他のコードの実行を進める間に、このディスクにライトをする動作が行われて、全CPUに対してトランスペアレントに、そのプロックをエリア147からディスク148へ移動する。同様な方法で、グローパルメモリエリア146は、ディスク以外の1/Oアクセス(例えばピデオ)の同様な処理のために、1/Oステージングエリア149を含んでマ

42

【0109】図18の物理的メモリマップは、各CPU内のプロセッサ40の仮想メモリ管理システムと関連する。図19は、実施例において使用されたR2000プロセッサチップの仮想アドレスマップを図示する。しかしながら、ページングと保護メカニズムを備えた仮想メカニズム管理を支持する他のプロセッサチップが対応する特徴を備えるであろうことが理解される。

【0 1 1 0】図1 9 において、2 つの別々の 2 Gバイト の管理アドレス空間150と151が図示される。プロ セッサ40は、2つのモード、ユーザーモードと核モー ド、の1つで動作する。当該プロセッサはただ、ユーザ ーモードにおいてエリア150をアクセスでき、もしく は核モードにおいて両エリア150と151をアクセス することができる。 核モードは、多くの計算機に備えら れている監視モードと同類である。プロセッサ40は、 例外が検出されてモードに強いるまでは、通常はユーザ ーモードで動作するように構成され、ここで、例外から のリストア(RFE)命令が実行されるまで核モードに とどまる。メモリアドレスが翻訳されすなわちマッピン グされる方法は、マイクロプロセッサのオペレーティン グモードに依存し、これはステイタスレジスタの1 ピッ トによって定義される。ユーザーモードにあるときに、 2Gパイトの"kuseg"として参照される単独の一 様な仮想アドレス空間150を利用できる。 各仮想アド レスはまた、最大64個のユーザープロセスのための一 義的仮想アドレスを形成するために、6 ピットのプロセ スアイデンティファイア (PID) フィールドを用いて 拡張される。 ユーザーモードにおけるこのセグメント 1 50までのすべての参照は、TLB83を介してマッピ ングされ、キャシュ144と145の使用は、TLBエ ントリにおける各ページエントリのためのピットセッテ イングによって決定される。すなわち、あるページは、 キャシュ可能で有り得るし、あるページはプログラマに よって特定されるのでキャシュ可能でない。

るディスクパップァとして使用される。もし全CPUが 【0111】核モードにあるとき、仮想メモリ空間は、1プロックのデータのライトを行うコード又はローカル 図19の両エリア150と151を含む。この空間は、メモリ16からディスク148へのコードを実行するな 50 4つの別々のセグメントkusegエリア150、ks

機されたメモリ空間を備える。ローカルメモリ16が8 Mパイトであり、グローパルメモリ14又は15が32 Mパイトである例を用いて、ローカルメモリ16が、キャシュすなわち別のメモリ空間であるよりはむしろ、C PUメモリアクセス空間の同じ連続的な0から40Mパイトまでのマップの一部である。0から8Mパイトまでの部分を(3個のCPUモジュールで)3重化し、8から40Mパイト部分を2重化しているが、論理的には単に1つの0から40Mパイトまでの物理アドレス空間があるだけである。パス54で8Mパイトを越えたアドレ10スは、パスインターフェース56にメモリモジュール14と15に要求させるが、しかし、8Mパイト以下のアドレスは、CPUモジュールそれ自身内でローカルメモリ16にアクセスする。

【0106】性能は、ローカルメモリ16で実行されるアプリケーションによって使用されるメモリをより多く配置することにより改善される。そして、もしメモリチップが高密度でより低コストでより高速で利用できるならば、追加のローカルメモリが、追加のグローバルメモリと同様に付加される。例えば、ローカルメモリが32 20 Mパイトであって、グローバルメモリが128 Mパイトであってもよい。一方、非常に低コストのシステムが必要ならば、性能は主要な決定的なファクタではなく、システムは、ローカルメモリなしに動作でき、そのような構成では性能の不利益が高いけれども、すべてのメインメモリはグローバルメモリエリア(メモリモジュール14と15)である。

【0107】図18のマップのローカルメモリ部分14 1の内容は、3個のCPU11、12及び13における 内容と同一である。同様に、2個のメモリモジュール1 4と15は、どの与えられた瞬間でもその空間142内 の同じデータを全く同様に含む。 ローカルメモリ部分1 41内にはUNIXオペレーティングシステムのための 核143 (コード) が格納され、このエリアは、各CP Uのローカルメモリ16の固定された部分内に物理的に マッピングされる。同様に、核データは、各ローカルメ モリ16の固定されたエリア141に割り当てられる。 ブートアップの時を除いて、これらのプロックは、グロ ーパルメモリまたはディスクへ、又はグローパルメモリ 又はディスクから交換されない。ローカルメモリの他の 40 部分145は、ユーザプログラム (及びデータ) のペー ジのために使用され、これらのページは、オペレーティ ングシステムの制御の下にグローバルメモリ14と15 のエリア146に交換される。

【0108】グローバルメモリエリア142は、エリア146におけるユーザーベージのためのステージングエリア (staging area) として、またエリア147におけるディスクバッファとして使用される。もし全CPUが1プロックのデータのライトを行うコード又はローカルメモリ16からディスク148へのコードを単行するた

eg0エリア152、kseg1エリア153及びks eg2エリア154を有する。核モードのためのkus e gエリア150のセグメントは、ユーザーモードの "kuseg" エリアに対応して2Gパイトのサイズを 有する。従って、核モードにおいて、プロセッサはまさ にユーザーモードの参照におけるようにこのセグメント に対して参照を行って、ユーザーデータへの核アクセス を能率化する。 kusegエリア150は、ユーザーコ ードとユーザーデータを保持するために使用される。し かし、オペレーティングシステムは、しばしばこの同じ 10 コード又はデータを参照することを必要とする。上記k seg0エリア152は、物理的アドレス空間の初めの 512Mパイトに直接にマッピングされる512Mパイ トの核物理的アドレス空間であり、キャシュされるが、 TLB83を使用しない。このセグメントは、核実行可 能コードとある核データのために使用され、ローカルメ モリ16内に図18のエリア143によって表される。 上記kseg1エリア153は、kseg0エリアと同 様に、物理的アドレス空間の初めの512Mパイトに直 接にマッピングされ、キャシュされず、TLBエントリ 20 を用いない。 kseg1エリアは、キャシュされないこ とだけがkseg0エリアと異なる。kseg1エリア は、I/Oレジスタ、ROMコード及びディスクパッフ ァのためのオペレーティングシステムによって使用さ れ、図18の物理的マップのエリア147と149に対 応する。kseg2エリア154は、1Gパイトの空間 であり、kusegエリアのように、キャシュを用い又 は用いずに、任意の物理的アドレスに仮想アドレスをマ ッピングするためのTLB83エントリを使用する。こ のkseg2エリアは、ユーザーモードにおいてアクセ 30 スできず、核モードにおいてのみアクセスできるという

s)への選択的キャシングとマッピングを可能にする。 【0112】マイクロプロセッサチップのレジスタ76 又はPC80とパス84での出力に発生される32ピッ トの仮想アドレスは、図20に示される。ここで分かる ように、ピット0-11は、図3のパス42でのアドレ スの下位12ピットとして無条件に使用されるオフセッ トであり、ピット12-31は、ピット29-31がk usegエリア、kseg0エリア、kseg1エリア 及びkseg2エリアの間で選択する仮想ページ数(V PN)である。現在実行中のプロセスのためのプロセス

ことだけが、kusegエリア150と異なる。オペレ

ーティングシステムは、ユーザーページテーブル (メモ

リマップ)のためと動的に割り当てられるデータエリア

のために、コンテキストスイッチに再びマッピングしな

ければならないスタックとパープロセスデータ (per-pr

ocess data) のためにkseg2エリアを使用する。k

s e g 2 エリアは、全てか無かのアプローチを必要とす

るよりはむしろ、パーページペーシス (per page basi

44

アクセス可能なレジスタ内に格納される。64ピットの TLBエントリは、同様に図20に表され、ここで分か るように、仮想アドレスからの29ピットVPNは、6 4 ピットエントリのピット44-63に位置される20 ピットVPNフィールドと比較され、一方、同時に、P IDはピット38-43と比較される。もし対の一方が 64の64ピットTLBエントリのいずれかに見いださ れるならば、対となったエントリのピット12-31で のページフレーム数PFNは、(他の基準が適合するこ とを仮定して)図3のパス82と42を介した出力とし て使用される。TLBエントリにおける他の1ピットの 値は、N, D, V及びGを含む。ここで、Nはキャッシ ュできない指標であり、もしセットされれば、ページは キャッシュできず、プロセッサは、キャッシュ44又は 45をまずアクセスする代わりにローカルメモリ又はグ ローパルメモリをアクセスする。 Dは、ライトプロテク トピットであり、もしセットされれば、ロケーションが 「よごれ」ていて、従って、ライト可能であるが、もし 0ならば、ライト動作はトラップを起こすことを意味 し、単に正当なピットを再セットするだけでTLBエン トリをクリアできることを意味する。このVピットは、 このシステムのページのスワッピング配置において、ペ ージがレーカルメモリにあるかグローバルメモリにある かを示すために使用される。 Gピットは、正当なTLB 翻訳のためのPIDマッチの要請を無視するグローバル アクセスを許可するためにある。

【0113】装置コントローラ30は、ローカルメモリ に対してDMAを直接に行うことができない。従って、 グローパルメモリは、DMAタイプのプロック転送(典 型的にはディスク148などから) のためのステージン グエリアとして使用される。 CPUは、コントローラ (すなわちプログラムされた I / Oによって動作を関始 しまた制御するために、コントローラ30において直接 に動作を実行することができる。しかしながら、コント ローラ30は、グローバルメモリに対するDMAを除い て、DMAを行うことができない。コントローラ30 は、VME(パス28)マスタになることができ、I/ 〇プロセッサ26又は27を介してメモリモジュール1 4と15内のグローパルメモリに直接にリード動作とラ 40 イト動作を行う。

【0114】グローバルメモリとローカルメモリ (及び ディスク)との間のページのスワッピングは、ページフ ォールトとエージングプロセスとの一方によって開始さ れる。プロセスが実行中でありグローバルメモリ又はデ イスクにあるページから実行すること又はそのページか らアクセスをすることを試みるときに、ページフォール トが生じる。 すなわち。 TLB83は、ミスを示し、ト ラップが生じるであろう。従って、核のローレベルトラ ップコードがページのロケーションを示し、ページのス アイデンティファイア (PID) は、TLBによっても 50 ワッピングを関始するためのルーチンがエンターされ

20

る。もし必要とされるページがグローパルメモリ内にあ るならば、一連のコマンドがDMAコントローラに送ら れて、最も少なく最近使用されたページをローカルメモ リからグローバルメモリに啓き込み、その必要とされた ページをグローパルメモリからローカルメモリに読み出

【0115】もしそのページがディスクにあるならば、 コマンドとアドレス(セクタ)が、ディスクに行ってそ のページを得るためにCPUからコントローラ30に書 き込まれる。そして、メモリ参照をするプロセスが一時 10 停止される。 ディスクコントローラがデータを見付けそ れを送信する用意ができたとき、メモリモジュールによ って(CPUに到達せずに)使用される割り込み信号が 出力されて、グローパルメモリにそのページを書き込む ためにグローパルメモリへのDMAをディスクコントロ ーラが始めることを許可する。終了したときは、CPU は割り込みされて、DMAコントローラの制御の下にブ ロック転送を開始して、最も少なく使用されたページを ローカルメモリからグローパルメモリへスワッピング し、必要なページをローカルメモリへ説み込む。次に、 元のプロセスが再び実行(ラン)可能にされ、その状態 は元に戻され、元のメモリ参照が再び生じ、ローカルメ モリ内にその必要なページを見付ける。

【0116】ページのスワッピングを開始するもう1つ のメカニズムは、エージングルーチンであり、これによ り、オペレーティングシステムは、各ページが最近使用 されたか否かについて又グローバルメモリへの押し出し を被っていないページについてマークしながら周期的に ローカルメモリ内のページを通過していく。タスクスイ ッチはそれ自身ページのスワッピングを開始しないが、 その代わり、新しいページがページフォールトをつくり 始めたとき、ページは必要なだけスワッピングされ、ス ワッピングのための候補は、最近は使用されていないも のである。

【0117】もしメモリ参照がなされTLBミスが示さ れるが、しかしTLBミス例外から生じるページテープ ルルックアップがそのページがローカルメモリ内にある ことを示すならば、このページがローカルメモリ内にあ ることを示すためにTLBエントリがなされる。すなわ ち、プロセスは、TLBミスが起こったときに例外をと 40 り、(核データ区分内の)ページテーブルに行き、テー プルエントリを見付け、TLBに対して書き込み、次に 進むことが許される。しかし、もしメモリ参照がTLB ミスを示し、ページテープが、対応する物理アドレスが (8Mパイトの物理アドレスを越えて) グローバルメモ リ内にあることを示すならば、TLBエントリがこのペ ージのために実行され、そして、プロセスが再び続くと き、プロセスは、前と同様にTLB内にページエントリ を見いだす。さらに1つの例外は、正当なピットが0で

ことを示すために採られる。そして、このときは、例外 は、グローバルメモリからローカルメモリにページをス ワッピングするルーチンをロードし、そして実行が進む ことができる。第3の状況では、もしページが、メモリ 参照のためのアドレスがローカルメモリやグローバルメ モリ内に無くディスクにあることを示すならば、システ ムは、上に示されたように動作し、すなわち、プロセス はランキュー(run queue)を去り、スリープキュ(sle ep queue)に入り、ディスク要求がなされ、ディスクが そのページをグローバルメモリに転送しコマンド完了割 り込み信号を出力したとき、ページがグローバルメモリ からローカルメモリへスワッピングされ、TLBは更新

され、次にプロセスは再び実行できる。

46

【0118】 (プライベートメモリ) メモリモジュール 14と15は同じ位置に同じデータを格納でき、全3個 のCPU11、12及び13はこれらのメモリモジュー ルに対して等しいアクセスを行うが、各メモリモジュー ルにはプライペートメモリとしてソフトウェア制御のも とで割り当てられた小さなエリアがある。例えば、図2 1に図示されるように、メモリモジュール位置のマップ のエリア155は、プライベートメモリエリアとして呼 ばれ、全CPUが「プライベートメモリライト」 コマン ドをパス59に出力したときにのみライト可能である。 実施例では、プライベートメモリエリア155は、各C PUモジュールのパスインターフェース56のレジスタ 156に含まれるアドレスで出発する4Kのページであ る。この出発アドレスは、CPUによってこのレジスタ 156に書き込むことによってソフトウエア制御のもと で変更できる。

【0119】プライペートメモリエリア155は、さら 30 に3個のCPUの間で分割される。CPU-Aだけがエ リア155aに書き込むことができ、CPU-Bだけが 155bに巻き込むことができ、CPU-Cだけがエリ ア155 cに書き込むことができる。パス57の1つの コマンド信号は、動作がプライペートライトであること をメモリモジュール14と15に知らせるために、パス インターフェース56によってセットされる。そして、 これは、ストア命令からプロセッサ40によって発生さ れたアドレスに対応してセットされる。アドレスのピッ ト (およびライトコマンド) は、 (パスアドレスをレジ スタ156の内容に比較する) パスインターフェース内 のデコーダ157によって検出され、パス57に対する 「プライベートメモリライト」コマンドを発生するため に使用される。メモリモジュールでは、ライトコマンド がレジスタ94、95及び96で検出され、アドレスと コマンドが全てポート回路100によって良好(すなわ ち一致している)とボートされたとき、制御回路100 は、ただ1個のCPUからのデータをパス101へと通 すことを許可し、これは、全CPUからのアドレスの2 あって、そのページが論理的にローカルメモリ内にない 50 ピットによって決定される。このプライベートライトの

間に、全3個のCPUは、パス57に同じアドレスを示 すが、パス58に異なったデータを示す(この異なった データは、何えばCPUへのステートキューである)。 【0120】メモリモジュールは、アドレスとコマンド をポートし、アドレスパスに見られたアドレスフィール ドの部分によって基づいてただ1個のCPUからデータ を選択する。CPUがデータをポートすることを可能に するため、全3個のCPUは、両メモリモジュール14 と15内へ、CPUに一義的なステート情報の3個のプ ライベートライト助作(パス21、22、23に3個の 10 ライト動作がある)を行う。各ライト動作の間に、各C PUは、一義的データを送信するが、ただ1個だけが各 時間にアクセプトされる。それで、全3個のCPUによ って実行されるソフトウエアシーケンスは、(1) ロケ ーション155aにストア、(2)ロケーション155 bにストア、(3) ロケーション155cにストアであ る。しかしながら、ただ1個のCPUからのデータが実 際には各時間に書き込まれ、そのデータはポートされな い。なぜならば、異なっており又は異なる可能性があ り、そしてボートされるならばフォールトを示す可能性 20 があるからである。次に、全CPUは、全3個のロケー ション155a, 155b, 155cを読んで、ソフト

ウエアによりこのデータを比較することによってデータ

ボートすることができる。このタイプの動作は、例えば

診断に又は原因レジスタ (cause register) データをボ

ートするための割り込みにおいて使用される。

【0121】プライペートライトのメカニズムは、フォ ールト検出と回復において使用される。例えば、もし全 CPUがメモリリード要求をするときにパスエラー (メ モリモジュール14又は15がパッドステイタス(bad s 30 tatus) をライン33-1または33-2に戻すような とき)を検出するような場合である。この点で、CPU は、他のCPUがメモリモジュールから同じスティタス を受け取っているか否かを知らない。CPUが故障で有 り得るし、そのステイタス検出回路が故障で有り得る し、あるいは、示されたように、メモリが故障で有り得 る。それで、故障を分離するために、上述のパスフォー ルトルーチンがエンターされたときに、全3個のCPU は、前のリードの試みでメモリモジュールからまさに受 信したステイタス情報のプライベートライト動作を行 う。次に、全3個のCPUは、他のCPUが書き込んだ ものを読み出し、自分自身のメモリステイタス情報と比 較する。もしそれらが一致するならば、メモリモジュー ルは、オフラインでポートされる。もし一致せず、1個 のCPUがメモリモジュールに対して悪いステイタスを 示し他のCPUが良好なステイタスを示すならば、CP Uはオフラインでポートされる。

【0122】 (フォールトトレラント電源) 図22を参 照して、好ましい実施例のシステムは、上述のCPUモ

ール、I/Oコントローラ、及びディスクモジュールの オンラインでの交換と同様に、故障した電源モジュール をオンラインで交換できるフォールトトレラントな電源 を使用できる。図22の回路で、交流電力ライン160 は、電力分配ユニット161に直接に接続され、このユ ニット161は、電力ラインのろ波器、過渡電流の抑圧 器、及び短絡に対して保護するためのサーキットプレー 力を提供する。交流電力ラインの故障に対して保護する ために、冗長性のパッテリパック162と163が、順 序正しいシステクシャットダウンを完了しうるような4 -1/2分の全システム電力を与える。2個のパッテリ パックの1個の162又は163だけが、システムを安 全にシャットダウンするために動作するのに必要であ

【0123】電力サプシステムは、2つの同一の交流か ら直流へのパルク電源164と165を僻え、これらの 電源は、高電力ファクタを備え、1対の36ポルト直流 分配パス166と167にエネルギーを供給する。この システムは、動作中である1個のパルク電源164又は 165を用いて、動作し続けることが可能である。

【0124】4つの別々の電力分配パスがこれらのパス 164と167に含まれる。パルク電源164は、電力 パス166-1と167-1を駆動し、パルク電源16 5は、電力パス166-2と167-2を駆動する。パ ッテリパック163は、パス166-3、167-3を 駆動し、パス166-1と167-2から再チャージさ れる。3個のCPU11、12、13は、これらの4個 の分配パスの異なった組み合わせから駆動される。

【0125】これらの36Vパス166と167に結合 された多数のDC-DCコンパータ168が、CPUモ ジュール11、12及び13、メモリモジュール26と 27、及び1/0コントローラ30を個々に電力を供給 するために使用される。パルク電源16と165は、ま た、3個のシステムファン169と、パッテリパック1 62と163のためのパッテリチャージァに電力を供給 する。各システム部品に対するこれらの別々のDC-D Cコンパータを備えることにより、1個のコンパータの 故障はシステムシャットダウンを生じず、その代わり、 システムは、上述した故障回復モードの1つで動作を続 け、故障した電源部品をシステム動作中に交換できる。

【0126】この電源システムを、スタンドパイとオフ の機能を備えた手動スイッチか、もしくは保守・診断電 源の故障の場合に電源オン状態を自動的にオフ状態とす る保守・診断プエセッサ170からのソウトウエア制御 のもとでいずれかで、シャットダウンできる。

【0127】本発明は、特別な実施例を参照して説明さ れたが、この説明は、制限的な意味でなされたのではな い。開示された実施例の様々な変形が、本発明の他の実 施例と同様に、この説明を参照して当業者に明らかであ ジュール、メモリモジュール、I/Oプロセッサモジュ 50 る。従って、添付した特許請求の範囲は、本発明の範囲

内で実施例の任意のそのような変更を含む。

#### [0128]

.... . . . . ,

> 【発明の効果】以上の通り、本発明によれば、個々のC PU毎のプライベートメモリ若しくはプライベートライ トメモリの領域が共通メモリ若しくは共有メモリの領域 内に含まれており、個々のCPUによって独特の状態情 報をそれぞれに掛き込むことができる一方で、他のCP ひによってこれを読み出し、必要な利用を行なうことが できるようになっているので、共通メモリにおける各C PU毎のプライペートメモリ領域の状態情報の他のCP 10 Uによる参照によって、各CPU毎に他のCPUと自己 との状態のチェックを簡便に行なうことができるという 優れた効果を奏する。例えばフォールト検出と回復のた めに有効に利用する等によって、柔軟性の高いフォール トトレラントタイプの改良された高信頼性コンピュータ システムを提供することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例によるコンピュータシステム の電気回路のプロック図。

【図2】図1のCPUの電気回路のプロック図。

【図3】図2のCPUに使用されるマイクロプロセッサ チップのプロック図。

【図4】図2と図3のCPUにおいて生じるイベントを 時間の関数として示すタイミング図。

【図5】図2と図3のCPUにおいて生じるイベントを 時間の関数として示す別のタイミング図。

【図6】図1のコンピュータシステムにおける1個のメ モリモジュールの電気回路のプロック図。

【図7】図1のシステムにおけるメモリバスに対してC PUに生じるイベントを示すタイミング図。

【図8】図1のコンピュータシステムでの1個の1/0 プロセッサの電気回路のプロック図。

【図9】図1のシステムでのメモリモジュールと1/0 プロセッサの間の転送プロトコルのためのイベントを示 すタイミング図。

【図10】図1から図3までのCPUにおける命令の実 行のためのイベントを示すタイミング図。

【図11】図1から図3までのCPUにおける命令の実 行のためのイベントを示す図10と同様な別のタイミン

【図12】図1から図3までのCPUにおける命令の実 行のためのイベントを示す図10と同様は別のタイミン グ図。

【図13】図2のCPUにおいて用いられる割り込み同 期回路の電気回路のブロック図。

【図14】図1から図3までのCPUでの命令の実行の ためのイベントを示す図10また図11と同様な別の夕 イミング図。

【図15】図1から図3までのCPUでの命令の実行の ためのイベントを示す図10また図11と同様な別のタ 50 62 不揮発性メモリ

イミング図。

【図16】図1から図3までのCPUでの命令の実行の ためのイベントを示す図10また図11と同様な別の夕 イミング図。

50

【図17】図1から図3までのCPUでの命令の実行の ためのイベントを示す図10また図11と同様な別のタ イミング図。

【図18】図1、図2、図3及び図6のシステムにおい て使用されるメモリの物理メモリマップ図。

【図19】図1、図2、図3及び図6のシステムにおい て使用されるメモリの仮想メモリマップ図。

【図20】図2または図3によるCPUにおけるマイク ロプロセッサチップにおける仮想アドレスとTLBエン トリのフォーマットの図。

【図21】図1、図2、図3及び図6のシステムにおい て使用されるグローパルメモリモジュールのメモリマッ プにおける各CPUに対応するプライベートメモリ空間 の配置の説明図。

【図22】本発明の一実施例によるシステムで使用され 20 るフォールトトレラント電源の回路図。

#### 【符号の説明】

11, 12, 13 プロセッサ (CPU)

14, 15 メモリモジュール

16 ローカルメモリ

17 クロック発振器

21, 22, 23 バス

24, 25 入出カパス

26,27 入出力プロセッサ

. 28 パス

29 パスインターフェースモジュール

30 1/0コントローラ

31 ラジアルライン

32 システムステータスパス

33 肯定応答/ステータスパス

40 マイクロプロセッサチップ

42, 42, 43 ローカルパス

44, 45 キャッシュメモリ

46 浮勁小数点コプロセッサ

50 ライトパッファ

51 リードパッファ

52 ライトパッファバイバス

53 データパス

54 アドレスパス

55 制御パス

56 パスインターフェース

57 多重アドレス/データパス

58 コマンドライン

60 メモリコントローラ

61 ローカルレジスタ

51

65 割り込み回路

71 サイクルカウンタ

72 リフレッシュカウンタ

73 カウンタ

. . . . . . .

74 DMA回路

76 レジスタ

77 ALU

78 シフタ

81 プロセッサバス構造

82 命令デコーダ

83 トランスレーションルックアサイドパッファ (T

LB)

84 仮想アドレスパス

87 パイプライン及びパス制御回路

91,92,93 入力/出力ポート

94,95,96 レジスタ

100 ポート回路

101 データバス

102 アドレスパス

103 コマンドパス

104 DRAM

105 メモリコントローラ

106 制御・ステータスレジスタ

107 不揮発性RAM

108 ライトプロテクト

109 パスインターフェース

110 アービトレータ回路

114 リードレジスタ

117 コントローラ

118 リフレッシュカウンタ

119 割り込みポート回路

121, 122 ポート

123 双方向多重アドレス/データバス

52

124 双方向コマンドパス

126 ステートマシン

127, 128 ラッチ

10 130 内部ステータス・制御レジスタ

131 パスインターフェース

132 マルチプレクサ

133 制御・データ転送レジスタ

135 割り込み分配器

136 割り込みポータ

138 保持レジスタ

141 ローカルメモリエリア

142 グローパルメモリエリア

143 核エリア

20 144 核データエリア

145 ユーザプログラムページエリア

146 ユーザページエリア

147 ディスクパッファエリア

149 1/0ステージングエリア

155a, 155b, 155c グローパルメモリ内に

**散けられた各CPU毎のプライベートメモリ空間** 


【図4】

1	サイクル-1 IF		クル-2 ID	サイクル-3 ALU	サイクル-4 MEM	サイクル-5 WB		
	[-+159:	[-}1992721#		オペレーショフ	D-\$1792727f	1473 341		
TLB				TLB				


【図11】


CPU-A	0	1	2	3	4	4	4	4	4	5	8
CP10-18	2	3	4	4	4	4	4	4	4	5	6
сру-с	3	4	4	4	4	4	4	4	4	5	6
		ت		-	٠	•	4	4	4	•	Ľ

【図12】





[図1]





[図2]







| 1170 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 | 1174 |

【図5】


1#3 [	1 F	RD	ALU	MEM	WB	
	1#4	l F	RD	ALU	MEM	WB

1#5 IF RD ALU MEM WB





【図10】




[図14]

	EXTER	Q											
CPU-A	0	1	2	3	4	5	6	7	8	9	10	III	12
CPU-B	2	3	4	5	6	7	8	9	10	11	12	13	14
CPU-C	3	4	5	6	7	В	9	10	11	12	13	14	15
												-	
IRQ_A_PENDING	0	0	0	0_	1	1	1	I	ī	1	1	1	
IRO_R_PENDING	0	0		1	1	1	1	1	1	T	ī		
IRO_C_PENDING	0		1	1	1	1	1		ī	ī	Ħ	÷	$\vdash$
120_A	0	0	0	0	0	0	0	0	1	1	i	<del>-</del>	$\vdash$
120_B	0	0	0	0	0	0	1	1	1	Ť	i	-	<b>-</b>
1720_C	0	. 0	0	0_	0	1	1		1	i	H	<b>-</b>	⊢ <del>∶</del> ⊢
	t.	t <sub>1</sub>	t <sub>2</sub>	l,	£4	t,	t.	17	1.	**	•••	ىپ	***


【図8】 123 123 124 コントローラ レジス*タ/ グ*ラント# 1xは# 2 125-156 I/Oパス ラッチ 非 1 I/0 パス ラッチ # 2 127--128 129 129c-スプ/97及び 勧修Pレジスタ 77セスV21 RAM 130-**バスインタ-フェ-ス** NVRAM 28<sub>a</sub> 28b-29-マルチプレクサ 30, スプィタス

28c 28d




【図15】


4 i() 4 ,




[図18]




[図19]



【図21】



## [図22]



## フロントページの続き

(72)発明者 チャールズ・イー・ピート・ジュニア アメリカ合衆国 78753 テキサス、オー スチン、オークブルック・ドライブ 11920番

(72)発明者 ダグラス・イー・ジュウエット アメリカ合衆国 78727 テキサス、オー スチン、ウィクリフ・レイン 12401番

- (72)発明者 ケニス・シー・ディベッカー アメリカ合衆国 78717 テキサス、オー スチン、モノナ・コウブ 15702番
- (72)発明者 ニキール・エー・メータ アメリカ合衆国 78758 テキサス、オー スチン、プライリエ・ヘン・コウブ 1715 森
- (72)発明者 ジョン・デイビッド・アリソン アメリカ合衆国 78703 テキサス、オー スチン、ウィンザー・ロード 1406番、 202号
- (72)発明者 ロバート・ダブリュー・ホースト アメリカ合衆国 61821 イリノイ、シャ ンペイン、ロープソン・パーク・ドライブ 2804番